МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА"
ДОСЛІДЖЕННЯ АРИФМЕТИКО-ЛОГІЧНИХ ПРИСТРОЇВ
Лабораторна робота № 9
з дисципліни
"Компютерна схемотехніка"
Виконав:
студент групи КН-24
Прийняв:
Балич Б. І.
Львів 2008
Мета роботи – ознайомлення з принципами побудови та дослідження режимів роботи арифметико-логічних пристроїв.
Загальні положення
Арифметико-логічні пристрої.
Арифметико-логічні пристрої (АЛП) є основною складовою частиною процесорів і призначені для виконання операцій над машинними словами (числами, командами, кодами). Узагальнена структура АЛП показана на рис.1, де СУ – схема управління, Бл.Рг. – блок регістрів, Сх.Контр. – схема контролю, Опер.Бл. – операційний блок.
Рис.1. Узагальнена структура АЛП.
Набір операцій, що виконує АЛП, повинен володіти функціональною повнотою для того, щоб з його допомогою можна було б реалізувати будь-який обчислювальний алгоритм. Мінімальний набір операцій, який забезпечує функціональну повноту, включає всього чотири операції: пересилання, додавання з +1 або -1, умовний перехід за співпаданням слів і безумовний перехід. Для підвищення швидкодії і спрощення програмуваня в більшості випадків в набір операцій вводиться надлишковість. При всій різновидності операцій, які є в сучасних АЛП, до їх складу завжди входять чотири основні арифметичні операції та найважливіші логічні операції. Набір операцій, що виконує АЛП, є важливою його характеристикою.
За способами виконання обчислень АЛП діляться на послідовні, паралельні і послідовно-паралельні. Паралельні АЛП використовуються в основному в швидкодіючих процесорах. Дані АЛП забезпечують високу швидкодію і потребують для своєї реалізації великих апаратних витрат. Значно менших апаратних витрат потребують для своєї реалізації послідовні і послідовно-паралельні АЛП. Дані АЛП використовуються в процесорах з жорсткими вимогами до габаритів і споживаної потужності.
За формою представлення чисел розрізняють АЛП з плаваючою комою, АЛП з фіксованою комою та АЛП, що працюють як з плаваючою так, і з фіксованою комою.
Сучасні АЛП будуються на базі великих інтегральних схем (ВІС). Одним з варіантів реалізації АЛП на ВІС є реалізація його основних функціональних вузлів у вигляді ВІС.
Мікросхема К155ИП3.
Мікросхема К155ИП3 – чотирирозрядна комбінаційна секція операційних блоків АЛП. Вона забезпечує виконання над командами А4, А3, А2, А1 і В4, В3, В2, В1 16 порозрядних логічних операцій і 16 арифметичних операцій. Структура, умовне позначення і нумерація виводів мікросхеми показані відповідно на рис.2, 3а 3б. Для отримання максимальної швидкодії при виконанні арифметичних операцій в мікросхемі К155ИП3 є внутрішня схема прискореного переносу.
Рис.3 а) Умовне графічне позначення; б) нумерація виводів мікросхеми.
Переключення мікросхеми на виконання або логічних, або арифметичних операцій здійснюється сигналом на вході М. Коли на вході М сигнал високого рівня (М=1), то в мікросхемі блокуються міжрозрядні переноси і в залежності від комбінації сигналів на входах S3, S2, S1, S0 може порозрядно виконуватись будь-яка 16 логічних операцій. Якщо на вході М сигнал низького рівня (М=0), то мікросхема в залежності від комбінації сигналів на входах S3, S2, S1, S0 може виконувати з врахування міжрозрядних переносів будь-яку з 16 арифметичних операцій. Сигнал на вході Сn є зовнішнім вхідним переносом для мікросхеми. Цей вхід використовується коли розрядність слів, що обробляються перевищує 4. Результати виконання логічних і арифметичних операцій отримуються на виходах Z4, Z3, Z2, Z1. на виході Cn+4 формується сигнал вихідного переносу (після чотирьох розрядів), який можна використовувати як вхідний для наступної мікросхеми. На виходах G i P формуються функції генерації та передаці переносу, які можуть використовуватись при побудові багаторозрядних швидкодіючих АЛП з використанням мікросхем прискореного переносу. Вихід А=В є виходом компаратора, що здійснює порівняння слів А іВ. При цьому мікросхема працює в режимі віднім...