Мета роботи: Вивчення принципів побудови і функціювання арифметично-логічних пристроїв, виконаних на інтегральних елементах. В процесі виконання роботи, опанувати принципи побудови і функціонування схем арифметично-логічних пристроїв.
ЗАГАЛЬНІ ПОЛОЖЕННЯ
Багато серій мікросхем мають у своєму складі модулі арифметико-логічних пристроїв (АЛУ), що виконують над словами ряд логічних і арифметичних дії. Прикладом АЛУ може служити мікросхема К155ИП3.
Це АЛУ призначено для обробки чотирирозрядних слів і має крім входів цих слів a,-, bi (i=0-f-3) входи вибору режиму Si і вхід М, сигнал на якому задає характер виконуваних операцій. Якщо М = 0, то в схемі виконуються арифметичні операції. Якщо М = 1, то в схемі блокуються міжрозрядні переноси й у залежності від комбінації сигналів Si може виконуватися кожна з 16 логічних операцій АЛУ (И, АБО, додавання по модулі 2 і т.д.). Сигнал на вході З0 відіграє роль зовнішнього переносу. Таким чином, АЛУ має велику функціональну гнучкість.
EMBED MSPhotoEd.3
На виходах Fi виробляється вихідне слово, вихід Сn дає вихідний перенос, якому можна використовувати як вхідний для наступного АЛУ, виходи G і Я дають функції генерації і передачі переносу, що використовуються для утворення переносу у швидкодіючих суматорах. Вихід К. є вихід компаратора, що здійснює порівняння на рівність. Вихід компаратора виконується за схемою з відкритим колектором, так що допускає реалізацію монтажної логіки шляхом рівнобіжного з'єднання аналогічних виходів декількох АЛУ. Вихід компаратора формує функцію EMBED Equation.3 .
При цьому АЛУ працює в режимі вирахування A-В (виконуваного як додавання слова А с інвертованим словом B).
Якщо А -В, то у всіх розрядах вихідного слова будуть нулі, а всі інвертовані значення Fi — одиничні, що забезпечить одиничне значення функції FA=B. В всіх інших випадках серед величин F,- найдеться хоча б одна одиниця, тобто серед функцій Ft хоча б один куль, і буде отримане FA=B = 0. Паралельне з'єднання виходів К декількох АЛУ дає реалізацію монтажної логіки И, що дозволяє проводити порівняння на рівність багаторозрядних слів, оброблюваних декількома АЛУ.
EMBED MSPhotoEd.3
Реалізація операцій порівняння на АЛП
Комбінуючи сигнал FA=B із сигналом переносу на виході, можна одночасно з ознакою рівності одержувати й ознаки нерівності FA>B і FA<B (мал. 11.16). Якщо А<B, то Рл=у=0, і при виконанні вирахування виникає перенос зі старшого розряду, так що FА<B =1. Якщо A>5, то FA=B = Q і перенос відсутній, отже, FА<B =0. Одночасно з цим, як видно зі схеми, Fа>B = 1.
Повний перелік операцій, виконуваних АЛУ К155ИП3, приводиться в табл.
Логічні операції виконуються незалежно в кожнім розряді. Арифметичні операції виконуються з урахуванням переносів і заемів. Обидва типи операцій можуть зустрічатися одночасно. Наприклад, запис (А\/B)+АВ означає, що спочатку поразрядно виконуються операції інвертування (B), логічного додавання (А\/B) і логічного множення (АВ), а потім отримані зазначеним образом два чотирирозрядних числа складаються арифметично (з урахуванням переносів).
При обробці слів великої розмірності АЛУ з'єднуються послідовно. У цьому випадку великий вплив па швидкодія схеми робить час поширення переносу, що
Перелік операцій, виконуваних АЛУ К155ИП3.
може проходити від молодшого розряду слова по всій розрядній сітці. У схемах АЛУ прагнуть забезпечити малий час затримки переносу (в одну-дві елементарних затримок), EMBED MSPhotoEd.3
Структура схем додавання з послідовним і швидким переносами.
однак при підсумовуванні слів з великою розрядністю час додавання може виявитися неприйнятно великим. У подібних випадках разом з АЛУ застосовують спеціальну мікросхему, називану блоком прискореного переносу, у якій перепої виробляється за допомогою функцій генерації і передачі переносу G і Н, розглянутих при описі рівнобіжних суматорів. Одні блок прискореного переносу утворить прискорені переноси для декількох АЛУ (часто чотирьох) і також функції Сn більш високого р...
