Міністерство освіти і науки України Національний університет “Львівська політехніка” Кафедра електронних обчислювальних машин Розрахункова робота №2 з курсу: “Проектування вбудованих Комп’ютерних систем” на тему: “Послідовний зовнішній інтерфейс Motorola DSP56F827. Програмна модель.” Контролер переривань Вступ Модуль послідовного зовнішнього інтерфейсу (Serial Peripheral Interface (SPI)) надає можливість дуплексного, синхронного послідовного з’днання між DSP та пепиферійними причтроями. Мікропрограма може опитувати ознаки стану чи роботи SPI а також може керувати ним за допомогою переривань. Цей блок вміщає 4 16-бітові масковані регістри для параметрів контролю, стану та переміщення даних. Чотири регістри керують та відображають роботу SPI. Доступ до цих регістрів може вестися тільки 16-розрядним словом. Робота зі словом іншої довжини може привести до невизначениз результатів. Адреса регістру є сумою базової адреси та адреси зміщення. Базова адреса визначена на рівні MCU, а адреса зміщення визначена на рівні модуля Загальна характеристика регістрів Послідовний зовнішній інтерфейс має такі чотири регістри • SPI Status and Control Register (SPSCR) • SPI Data Size Register (SPDSR) • SPI Data Receive Register (SPDRR) • SPI Data Transmit Register (SPDTR) Адрес Використання  SPI0_BASE + $0 SPI SPI Status and Control Register (SPSCR)  SPI1_BASE +$0 SPI SPI Status and Control Register (SPSCR)  SPI_BASE + $1 SPI SPI Data Size Register (SPDSR)  SPI_BASE + $2 SPI SPI Data Receive Register (SPDRR)  SPI_BASE + $3 SPI SPI Data Transmit Register (SPDTR)   Регістр стану та керування (SPI Status and Control Register (SPSCR)) SPSCR виконує таке: • Вмикає запити переривання модуля SPI module interrupt requests • Вибирає запити переривання кристалу • Конфігурує модуль SPI як головний чи підлеглий • Вибирає полярність, фазу Serial Clock та подільник частоти для головного SPI • Реогує на ознаку переповнення регістру даних • При невідповідності логічних рівнів на виводі SS видає помилку • Ознаку пустого регістру передачі даних SPI_BASE+$0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0  Читання  DSO SPRF ERRIE OVRF MODF SPTE MOD FEN SPR1 SPR0 SPRIE SPMSTR CPOL CPHA SPE SPTIE  Запис                   11 Зарезервований — Біт 15 Зарезервований біт не може змінюватися. Читається як нуль Порядок зсуву даних - Data Shift Order (DSO)—Біт 14 Біт з повним доступом визначеє котрий біт відправляється ви одержується першим: MSB чи LSB. Обидва : головний та підлеглий SPI модулі потребують відправки і одержання пакетів однакової довжини. Незважаючи, як цей біт встановлені коли читається з SPDRR чи записується до SPDTR, LSB завжди буде в положенні нуля, а MSB в правильній бітовій позиції. Коли дані менші за 16 If the data length is less than 16 bits, дані розширюються старшими розрядами. • 1 = LSB відправляється першим (LSB > MSB) • 0 = MSB відправляється першим (MSB > LSB) Переповнення одержувача - SPI Receiver Full (SPRF)— Біт 13 Ознака тільки для читання встановлюється щоразу, пакер повної довжини вілправляється з регістру зсувів до регісте приймання даних. SPRF генерує переривання якщо SPRIE біт також встановлений. Автоматично очищається після прочитання SPDRR. • 1 = Регістр одержання даних заповнений • 0 = Регістр одержання даних не заповнений Ввімкнення переривань помилки - Error Interrupt Enable (ERRIE)—Біт 12 Біт з вільним доступом дозволяє бітам MODF та OVRF генерувати DSP запити на переривання Скид очищає ERRIE біт. • 1 = MODF і OVRF можуть генерувати DSP запити на переривання • 0 = MODF і OVRF не можуть генерувати DSP запити на переривання Переповнення - Overflow (OVRF)—Біт 11 Біт тільки для читання. Встановлений коли програма не прочитала даних з регістру прийому даних, покинаступні дані не заповнили регістр. За умови переповнення (OVRF) , Дані в регістрі-одержувачі застарілі а дані в регістрі зсуву втрачені. Очищується OVRF читанням регістру стану та управ...