МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» ІКТАКафедра БІТ
Звіт до лабораторної роботи № 5 з дисципліни: «Комп’ютерні методи високорівневого проектування пристроїв захисту» на тему: «Створення VHDL-моделі комп’ютерного пристрою засобами автоматичного генерування» Варіант № 10  Львів - 2016 Мета роботи: вивчення реалізації процедур і функцій на мові VHDL, набуття практичних навичок використання засобів файлового введення-виведення в програмах на мові VHDL, вивчення принципів побудови систем тестування програмних моделей комп’ютерних пристроїв та набуття практичних навичок їх створення на мові VHDL. ТЕОРЕТИЧНІ ВІДОМОСТІ Технологія та засоби автоматичного генерування програмних моделей комп’ютерних пристроїв З метою спрощення та прискорення процесу створення програмних моделей процесорів необхідно підвищувати рівень автоматизації засобів проектування, з допомогою яких ці програмні моделі створюються. Сьогодні це завдання вирішується шляхом створення генераторів програмних моделей комп’ютерних пристроїв (ПМКП). Генератором називають програмний засіб, що містить одну або більше конфігуровну програмну модель комп’ютерного пристрою та засоби її автоматичного конфігурування, що на основі введених користувачем конфігураційних параметрів генерує відповідну програмну модель. Програмна модель зазвичай представляється мовою опису апаратних засобів. Принцип роботи генератора показано на рис. 1.
Рис. 1. Принцип роботи генератора ПМКП Результатами роботи генератора є ПМКП мовами опису апаратних засобів, системи тестування, командні скрипти для виконання їх компіляції, симуляції та логічного синтезу, документація користувача та ін. Кількість генерованих ПМКП визначається кількістю конфігураційних параметрів. Генеровані моделі є технологічно незалежними і можуть згодом бути синтезовані засобами синтезу різних виробників. Саме таким способом реалізовано системи генерування ПМКП IP Core Generator фірми Aldec та Core Generator System фірми Xilinx. Засоби автоматичного генерування програмних моделей комп’ютерних пристроїв IP Core Generator фірми Aldec Система генерування IP Core Generator, що входить в середовище проектування Active-HDL, раніше була незалежним продуктом із назвою LPM Generator. Можна генерувати програмні моделі мовами VHDL та Verilog та основі їх конфігуровних моделей. Система володіє достатньо широким діапазоном вибору конфігураційних параметрів та має текстову документацію із описами кожної генерованої моделі. Для запуску генератора потрібно у середовищі Active-HDL вибрати опцію Tools > IP Core Generator. Початкове меню програми містить опис модулів, в якому пояснюється поведінка, специфікація та діапазон зміни розмірів портів для кожного типу генерованих елементів. Деревоподібне меню навігації, розміщене у лівій частині вікна, надає доступ до елементів, програмні моделі яких можна згенерувати, і поділене на вісім тематичних груп: базові елементи: мультиплексори, демультиплексори, тригери, генератори констант та ін.; модулі виконання арифметичних функцій: арифметико-логічні пристрої, суматори/віднімачі, компаратори, акумулятори, перемножувачі, подільники; елементи послідовної логіки: лічильники, регістри зсуву, тригери-защіпки та ін.; пам’ять: асоціативна, з довільним доступом (оперативна, постійна), з послідовним доступом (FIFO, LIFO); фільтри: послідовні і паралельні арифметичні FIR-фільтри, сортувальні фільтри; перетворювачі кодів; елементи систем тестування: осцилятори, генератори аналогових сигналів, підпрограми роботи із текстовими файлами; мікроконтролери; контролери інтерфейсів; програмні моделі спеціалізованих процесорів: прямого та інверсного дискретного косинусного перетворення, шифрування за алгоритмом DES, автентифікації за алгоритмом SHA-1, декодер Вітербі, контролери інтерфейсів USB та USB2. Деякі із вищенаведених програмних елементів доступні лише на замовлення. Для програмної моделі вказуються назви моделі генерованого пристрою та його архітектури, назви ...