Типові комбінаційні ЦП. Звіт з Комп ютерна схемотехніка та архітектура комп ютерів. Робота № 100285

Перехід до торгівельного партнера Binance

Типові комбінаційні ЦП

Інформація про навчальний заклад

ВУЗ:

Інші

Інститут:

Не вказано

Факультет:

ІСМ

Кафедра:

Не вказано

Інформація про роботу

Рік:

2021

Тип роботи:

Звіт

Предмет:

Комп ютерна схемотехніка та архітектура комп ютерів

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України Київський політехнічний інститут ім. Ігоря Сікорського Теплоенергетичний факультет Кафедра АПЕПС Комп’ютерна схемотехніка та архітектура комп’ютерів ЗВІТ ДО ЛАБОРАТОРНОГО ПРАКТИКУМУ № 3 «Типові комбінаційні ЦП» Варіант № 25 Дата «26» Вересня 2021 Мета роботи: Закріплення знань і отримання практичних навичок проектування та синтезу на базі ПЛІС типових комбінаційних ЦП в заданому елементному базисі. Теоретичні відомості Шифратори Шифратор призначений для перетворення цифрової інформації, що подана унітарним (унітарний код – двійковий код фіксованої довжини) n-розрядним кодом, у еквівалентний двійковий m-розрядний код. Унітарний код це код для якого може існувати тільки один активний стан змінної Xi із множини вхідних сигналів {Xn-1…X1, X0}. Отже, шифратор – це перетворювач унітарного коду "1 з n" у двійковий паралельний код, у якого число виходів m однозначно зв’язане з числом входів n як 2m. Якщо n=2m , що означає використання повного набору вихідних двійкових комбінацій Yi, такий шифратор називають повним. Наприклад, шифратор 8-3 є повним, бо він реалізує повний набір можливих комбінацій змінних Xi (n=8) у повний вихідний набір Yi (m=2) як 23=8. У неповному шифраторі число входів m не відповідає числу всіх можливих вихідних комбінацій 2m, причому завжди n<2m, що відповідно утворює певне число невикористаних вихідних наборів. Прикладом неповного шифраторa, який найчастіше зустрічається на практиці, є шифратор 10-4, що використовується для кодування десяткових чисел у двійково-десятковий код ДДК /8-4-2-1/, Такий шифратор можна застосовувати для кодування десяткових символів (0...9), наприклад, з клавіатури пульта керування. Схематичне позначення шифратора наведене на рис. 10.1,а, а схема внутрішньої будови на рис. 10.1,б. Здійснити синтез повного або неповного шифратора можна на базі логічних елементах. / Рисунок 10.1 – Умовне позначення та внутрішня будова шифратора 8-3 Шифратор 8-3 може бути описаний таблицею істинності (табл.10.1). Таблиця 10.1 – Таблиця істинності шифратора 8-3 N Входи Виходи х0 xl х2 х3 х4 x5 Х6 х7 у2 у1 у0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 І 2 0 0 1 0 0 0 0 0 0 І 0 3 0 0 0 1 0 0 0 0 0 І І 4 0 0 0 0 1 0 0 0 1 0 0 5 0 0 0 0 0 І 0 0 1 0 І 6 0 0 0 0 0 0 1 0 1 І 0 7 0 0 0 0 0 0 0 1 1 1 1 Окремі інтегральні мікросхеми зустрічаються рідко, як правило існують мікросхеми, що виконують комбіновані функції, наприклад "шифратор/дешифратор". На практиці використовують пріоритетні шифратори, у яких вихідний код завжди має найбільший номер активного вхідного сигналу {x0..xn}. Приклад роботи пріоритетного шифратора: вхід {x0=1, x1=1, x2=0, x3=0, x4=1}, тоді вихід Y=4. Дешифратори Дешифратори (декодери) є комбінаційними пристроями, призначеними для перетворення кодованих двійкових вхідних сигналів у сигнали керування виконавчими пристроями, пристроями відображення інформації і т.п. Дешифратор призначений для розпізнавання (дешифрації) числа, яке подане позиційним n-розрядним двійковим кодом. Найчастіше дешифратор n−m виконує функцію перетворення двійкового кода в унітарний код "1 з m ", тобто виконує функцію, що обернена дії шифратора, і тому для повного дешифратора справедливе співвідношення m2n, де m – порядковий номер виходу Yi дешифратора. У загальному випадку дешифратор має декілька входів (за кількістю розрядів двійкових чисел, які необхідно декодувати) і декілька виходів. Кожній комбінації вхідних сигналів відповідає певна комбінація вихідних. Мультиплексори MUX (англ. Multiplex – ущільнювати), або MS (від англ. Multiplexer selector – ущільнювач-перемикач) – це комбінаційні пристрої, які підмикають до виходу той вхід (передають на вихід інформацію з того входу), номер якого задає комбінація нулів і одиниць на адресних входах. Мультиплексори призначені для почергової передачі на один вихід одного з кількох вхідних сигналів, тобто для їх мультиплексування. Кількість мультиплексованих входів називається кількістю каналів мультиплексора, а кількість виходів називається числом розрядів мультиплексора. Наприклад, 2-канальний 4-розрядний мультиплексор має 4 виходи, на кожний з яких може передаватися один з двох вхідних сигналів. А 4- канальний 2-розрядний мультиплексор має 2 виходи, на кожний з яких може передаватися один з чотирьох вхідних сигналів. Кількість каналів мультиплексорів, що входять в стандартні серії, складає від 2 до 16, а число розрядів – від 1 до 4, причому чим більше каналів має мультиплексор, тим менше у нього розрядів. Управління роботою мультиплексора (вибір номера каналу) здійснюється за допомогою вхідного коду адреси. Наприклад, для 4-канального мультиплексора необхідний 2-розрядний управляючий (адресний) код, а для 16-канального – 4- розрядний код. Виходи мультиплексорів бувають прямими і інверсними. На рис. 11.3 показано умовне позначення мультиплексора. На елементі показані: інформаційні сигнали від 0 до n; m адресних входів A (від англ. address); один (або два) вихід Y (другий – інверсний). Мультиплексори можуть мати вхід дозволу роботи Е (від англ. еnable). / Рисунок 11.3 – Умовне позначення мультиплексора з m адресними входами і n інформаційними входами На рис. 11.4 показана схема мультиплексора 4-1, який за допомогою 2 адресних сигналів А0 і А1 забезпечує вибір одного з 4 даних D1…D4, згідно табл.11.1. / Рисунок 11.4 – Схематичне позначення мультиплексора 4-1 Таблиця 11.1 – Таблиця істинності мультиплексора 4-1 Адресні входи Вихід А1 А0 Y 0 0 X0 0 1 X1 Для мультиплексування великої кількості сигналів застосовують каскадування. Приклад мультиплексування 8-ми розрядної шини даних каскадуванням двох мультиплексорів 4-1 показано на рис. 11.5. Рисунок 11.5 – Синтез мультиплексора 8-1 за допомогою мультиплексорів 4-1 За допомогою мультиплексорів можна реалізувати будь-яку логічну функцію, різноманітні цифрові схеми. Наприклад, на базі мультиплексорів реалізуються: КП багатьох змінних, багатоканальні комутатори цифрових та аналогових сигналів, запам'ятовувальні пристрої, генератори послідовностей двійкових чисел, тощо. Демультиплексори Демультиплексор DMUX, DMX або DMS (Demultiplexor) призначений для передавання (комутації) сигналу з єдиного інформаційного входу на один з 2n виходів залежно від коду на n-адресних входах. Демультиплексор виконує обернену до мультиплексора функції. На рис. 11.6 показано умовне зображення демультиплексора. Демультиплексори можуть мати вхід дозволу роботи Е (від англ. еnable). / Рисунок 11.6 – Умовне позначення повного демультиплексора з m адресними входами та n інформаційними виходами Завдання за власним варіантом / Таблиця істинності функціонування дешифратора 15х4: x0 x1 x2 x3 x4 x5 x6 x7 x8 x9 x10 x11 x12 x13 x14 Q0 Q1 Q2 Q3 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 Булева функція у базисі І-Або-Не / Умовне графічне зображення (УГЗ) типового комбінаційного ЦП та його функціональна схема в заданому базисі ЛЕ// Схема шифратора в САПР Quartus: / Бібліотечний модуль дешифратора / Бібліотечний модуль дешифратора в схемі / Зображення екрану з призначенням входів/виходів ЦП виводам мікросхеми ПЛІС / / Компіляція / Логічний синтез / Занурення в кристал / Аналіз швидкодії / Моделювання Функціональне: / Часове: / Висновок: на лабораторній роботі було виконано поставлене завдання. Закріплено знання і набуто практичних навичок проектування та синтезу на базі ПЛІС типових комбінаційних ЦП в заданому елементному базисі. У цьому варіанті розроблено шифратор, створено його таблицю істинності. Створено схему, проведена компіляція, логічний аналіз, занурення в кристал, аналіз швидкості, моделювання функційне та часове, результат моделювання збігся з очікуваним результатом, ознайомилися з Pin Planner, Створили умовне графічне зображення (УГЗ) типового комбінаційного ЦП та його функціональну схему в заданому базисі ЛЕ. Створили бібліотечний модуль, який використали при проектуванні. Призначили входи/виходи ЦП виводами мікросхеми ПЛІС. Отримали інтегральну реалізацію типового комбінаційного ЦП на базі ПЛІС одного з сімейств Cyclone.

Звіт Комп ютерна схемотехніка та архітектура комп ютерів

ivanmayg

08.05.2023 18:05-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись