Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Типові комбінаційні ЦП
Інформація про навчальний заклад
ВУЗ:
Київський політехнічний інститут ім. Ігоря Сікорського
Інститут:
Не вказано
Факультет:
ІСМ
Кафедра:
Не вказано
Інформація про роботу
Рік:
2021
Тип роботи:
Звіт лабораторного практикуму
Предмет:
Комп ютерна схемотехніка та архітектура комп ютерів
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Київський політехнічний інститут ім. Ігоря Сікорського
Теплоенергетичний факультет
Кафедра АПЕПС
Комп’ютерна схемотехніка та архітектура комп’ютерів
ЗВІТ
ЛАБОРАТОРНОГО ПРАКТИКУМУ № 3
Типові комбінаційні ЦП
Варіант № 13
«25» Жовтня 2021
Мета роботи: Закріплення знань і отримання практичних навичок проектування та синтезу на базі ПЛІС типових комбінаційних ЦП в заданому елементному базисі. Навчитися створювати та використовувати допоміжні бібліотечні модулі, призначати входи/виходи ЦП виводам мікросхеми ПЛІС, проектувати та синтезувати на базі ПЛІС шифратори (CD), дешифратори (DC), мультиплексори (MX) та демультиплексори (DMX) в заданому елементному базисі.
Теоретичні відомості:
Шифратор (кодер) преобразует сигнал на одном из входов в n-разрядное двоичное число. Функциональная схема шифратора, преобразующего десятичные цифры в 4-разрядное двоичное число, приведена на рисунке 1.33,а, а его условное обозначение – на рисунке 1.33,б. При появлении сигнала логической единицы на одном из десяти входов на четырех выходах шифратора будет присутствовать соответствующее двоичное число. Пусть сигнал логической единицы подан на вход 7. Тогда на выходах логических элементов DD1.1, DD1.2, DD1.3 будут сигналы логических единиц, а на выходе элемента DD1.4 – сигнал логического нуля. Таким образом, на выходах 8, 4, 2, 1 шифратора мы получим двоичное число 0111.
/
Некоторые из шифраторов снабжаются входом стробирования. Наличие входа стробирования позволяет выделять сигнал в определенный момент времени.
Дешифратор (декодер) преобразует код, поступающий на его входы, в сигнал только на одном из его выходов. Дешифратор n-разряд-ного двоичного числа имеет 2n выходов. Функциональная схема дешифратора на 16 выходов приведена на рисунке 1.34,а. По такой функциональной схеме построена микросхема К155ИД3. Условное обозначение этой микросхемы на принципиальных схемах приведено на рисунке 1.34,б. Для преобразования сигнала необходимо на входы V1 и V2 микросхемы подать сигналы логических нулей.
/
Пусть на входе дешифратора присутствует двоичное число 1111. В этом случае на всех пяти входах элемента DD1.15 будут сигналы логических единиц, а на выходе этого элемента будет логический нуль. На выходах всех остальных 15 элементов будут сигналы логических единиц. Если хотя бы на одном из входов V логическая единица, то единицы будут на всех 16 выходах.
В цифровой технике широко применяются мультиплексоры и демультиплексоры. Мультиплексор это устройство, обеспечивающее соединение одного из информационных входов с выходом. Номер информационного входа, который соединяется с выходом, задается в двоичном коде на адресных входах. Если мультиплексор имеет n адресных входов, то в нем может быть 2n информационных входов. Демультиплексор это устройство, обеспечивающее соединение одного из информационных выходов с одним входом. Номер информационного выхода, который соединяется с входом, задается в двоичном коде на адресных входах. Если демультиплексор имеет n адресных входов, то в нем может быть 2n информационных выходов.
/
Функциональная схема демультиплексора, имеющего четыре выхода, приведена на рисунке 1.35,а, а его условное обозначение на принципиальных схемах – на рисунке 1.35,б.
Функциональная схема мультиплексора, имеющего четыре входа, приведена на рисунке 1.35,в, а его условное обозначение на принципиальных схемах – на рисунке 1.35,г. Мультиплексоры могут снабжаться дополнительным входом – входом разрешения передачи информации с входов на выход.
У випадках, коли потрібно побудувати дешифратор на велику кількість виходів на базі дешифраторів з меншим числом виходів, застосовують принцип каскадування. Він полягає у тому, що входи дешифраторів поділяють на групи, кожна з яких реалізує свою групу логічних функцій. При цьому всі дешифратори повинні бути керованими, тобто мати дозволяючі входи EІ. На рис. показано двокаскадне з’єднання двох дешифраторів 3-8 для побудови повного дешифратора 4-16, що має входи дозволу EI . Каскад 1 працює при активних входах X0 , X1 , X2 за умови X3=0. Як тільки на входах дешифратора з'явиться код {X3 X2 X1 X0}={1000}, верхній каскад закриється, оскільки X3= EI=1 , а відкриється нижній каскад, який через інвертор отримує дозволяючий рівень X3=EI=0.
/
Рисунок 1 Завдання 13 варіанту на лабораторну роботу
/
Рисунок 2 Таблиця істинності заданного ТП
/
Рисунок 3 Логічні рівняння ТП за заданним базисом ЛЕ
/
Рисунок 4 Умовне позначення схеми ТП
/
Рисунок 5 Принципова схема ТП за заданним базисом ЛЕ
/
Рисунок 6 Зображення екрану з введеною схемою ЦП
/
Рисунок 7 Бібліотечний модуль схеми ЦП
/
Рисунок 8 Зображення екрану з призначенням входів/виходів ЦП виводам мікросхеми ПЛІС
Flow Summary
Fitter
Analysis & Synthesis
Propagation Delay
Моделювання
Функціональне:
/
Часове:
/
Висновок: отримано навички створювання типових комбінаційних ЦП на прикладі неповного шифратора CD 13-4, навчився малювати умовні графічні позначення ЦП. Покращив навички користування Alera Quartus 2 завдяки тому, що дізнався, як створювати бібліотечні модулі ЦП. Використано інструмент Pin Planner, що дозволяє призначити входи/виходи ЦП виводам мікросхеми ПЛІС. Технологія є дуже зручною, бо забезпечує наглядність при встановленні налаштувань певним виводам. Провів обидва моделювання та переконався в правильності функціонування ТП.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора