Методи, засоби та технології проектування комп'ютерних систем (Тест іспит). Відповіді до тестових завдань з Методи засоби та технології проектування комп ютерних систем. Робота № 100739

Перехід до торгівельного партнера Binance

Методи, засоби та технології проектування комп'ютерних систем (Тест іспит)

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Факультет:

ЗІ

Кафедра:

Не вказано

Інформація про роботу

Рік:

2024

Тип роботи:

Відповіді до тестових завдань

Предмет:

Методи засоби та технології проектування комп ютерних систем

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Моделі цифрових систем, які максимально орієнтовані на подання об'єкта в конкретній схемотехничній базі, мають можливість початкового опису поведінки об'єкта на фізичному рівні, називаються Фізичними Процес побудови на основі функціонально-структурної схеми логічної схеми пристрою з заданих базисних логічних елементів називають Логічним синтезом Процес отримання функціонально-структурної схеми з алгоритмічного опису при проектуванні НВІС, називають Високорівневим синтезом Встановіть порядок процедур при проектуванні ПЛІС з допомогою САПР Аналіз отриманих результатів Специфікація фрагмента Компіляція фрагмента Тестування фрагмента Моделі цифрових систем, які описують закон функціонування пристрою без відношення до його схемотехнічної реалізації а також відображають співвідношення ієрархії та структури для деякої функції, називаються Структурними IP-блоки (Intellectual Property), які представляють собою реалізацію блоку в топології на кристалі і повністю прив'язані до конкретної технології, називаються Топологічними блоками IP-блоки (Intellectual Property), які специфіковані в вигляді схем, без прив'язки до топологічної реалізації і відповідають вентильному рівню опису інтегральних схем, називаються Схемотехнічними блоками Моделі цифрових систем, які описують закон функціонування пристрою без відношення до його схемотехничної реалізації, називаються Функціональними IP-блоки (Intellectual Property), які представлені у вигляді кодів на мові опису апаратури, і не прив'язані до конкретної реалізації а, отже, не можуть дати точний прогноз про технологічні характеристики інтегральної схеми, називаються Програмними блоками Стратегія проектування включає теоретичні та експериментальні дослідження, розрахунки і конструювання. Неправильно Взаємозв'язок і взаємодія різних рівнів при аналізі і синтезі сучасних НВІС наочно ілюструються діаграмою Гайського-Кана Правильно Пронумеруйте по порядку етапи проектування ПЛІС Завдання принципової електричної схеми або програми на спеціальних мовах опису апаратури Логічний синтез за допомогою програм-синтезаторів (отримання списку електричних з'єднань (у вигляді тексту) з абстрактної моделі, записаної на мові опису апаратури) Проектування друкованої плати пристрою за допомогою системи автоматизованого проектування (САПР) друкованих плат Створення файлу конфігурації ПЛІС Завантаження файлу в мікросхему ПЛІС або окрему мікросхему пам'яті конфігурації Електронний компонент, що використовується для створення цифрових інтегральних схем, логіка роботи якого не визначається при виготовленні, а задається за допомогою програмування, називається ПЛІС Тип ПЛІС, що містить крупні програмовані логічні блоки, які з'єднані з внутрішніми шинами та з зовнішніми виводами, і функціональність якої кодується в енергонезалежній памяті, називається CPLD Тип ПЛІС, що містять блоки моноження-додавання, які широко застосовуються при обробці сигналів, а також логічні елементи та блоки їх комутації, називається FPGA Тип ПЛІС, що мають програмовану матрицю «І» та фіксовану матрицю «АБО», називається GAL Поділ ПЛІС на CPLD, SPLD, FPGA - це класифікація за Архітектурою Поділ ПЛІС на "Досистемного рівня", "Блочні системи на кристалі", "Однорідні системи на кристалі" - це класифікація за Рівнем інтеграції Поділ ПЛІС на "Одноразово програмовані", "Оперативно програмовані", "Репрограмовані у спеціальних режимах" - це класифікація за Типом пам'яті З наведених властисостей виберіть ті, які притаманні ПЛІС Універсальність, Висока швидкодія, Різноманітні напруги живлення, Простота модифікації проектів З наведених властисостей виберіть ті, які не притаманні ПЛІС Однотипність конструктивного виконання, Наявність невеликої кількості програмних засобів Основними складовими CPLD є: функціональні блоки (PAL або PLA); логічні блоки "І" та "АБО"; система комутації; блоки вводу/виводу. Неправильно Встановіть відповідність між підсімейством ПЛІС FPGA фірми Xilinx та кількістю конфігурованих логічних блоків Virtex-II 64 до 11648 конфігурованих логічних блоків, Virtex-E від 384 до 16224 конфігурованих логічних блоків Virtex II Pro від 352 до 13904 конфігурованих логічних блоків Virtex від 384 до 6144 конфігурованих логічних блоків Виберіть підсімейства, які стосуються сімейства ПЛІС фірма Altera типу FPGA Cyclone, Stratix, Arria GX Виберіть підсімейства, які стосуються сімейства ПЛІС фірми Xilinx типу FPGA Virtex, Spartan, Kintex Для проектів, обмежених в часі виходу на ринок, потужності та вартості найкраще підходить FPGA фірми Altera підсімейства Cyclone Для проектів, які ставлять такі вимоги, як висока щільність комплектування, великий набір функціоналу, високу продуктивність найкраще підходить FPGA фірми Altera під сімейства Stratix Для проектів, які вимагають ПЛІС оптимальної продуктивності і енергоспоживання, багатий набір функцій, великий об’єм внутрішньої пам’яті, додаткові функції і максимальну пропускну здатність системи, найкраще підходить FPGA фірми Altera під сімейства Arria GX Одна із відмінних характеристик ПЛІС – це можливість організації швидкісного обміну даними. Мікросхеми серії Spartan-6 LXT містять від 2 до 8 високошвидкісних приймачів-передавачів, кожний із яких дозволяє організувати передачу даних по послідовному диференціальному інтерфейсу зі швидкістю до 3.125 Гбіт/с. Правильно’. Встановіть відповідність між підсімейством ПЛІС FPGA Xilinx (7 серії) та їх апаратними ресурсами Кількісьт логічних комірок - 102К Spartan-7 Блочна пам'ять - 4,2 Мбіт Кількісьт логічних комірок - 215К Artix-7 Блочна пам'ять - 13 Мбіт Кількісьт логічних комірок - 1955К Virtex-7 Блочна пам'ять - 68 Мбіт Кількісьт логічних комірок - 478К Kintex-7 Блочна пам'ять - 34 Мбіт Встановіть відповідність між підсімейством ПЛІС FPGA Altera та їх апаратними ресурсами Кількісьт логічних комірок - 90К Arria GX Блочна пам'ять - 4.4 Мбіт Кількісьт логічних комірок - 349К Arria-II Блочна пам'ять - 16,4 Мбіт Кількісьт логічних комірок - 952К Stratix V Блочна пам'ять - 104.8 Мбіт Кількісьт логічних комірок - 220К Cyclon 10 Блочна пам'ять - 11.7 Мбіт Встановіть відповідність між апаратними ресурсами та підсімейством ПЛІС фірми Microsemi Кількість логічних комірок - 146К IGLOO 2 Блочна пам'ять - 5000 Kбіт Кількість логічних комірок - 35К Pro ASIC 3L Блочна пам'ять - 504 Kбіт Кількість логічних комірок - 481К Polar Fire Блочна пам'ять - 33K Kбіт Виберіть конфігурацію САПР, яка не є розробкою фірми Xilinx ISE CoolRunner Яка із конфігурацій САПР Xilinx ISE не використовує генератор параметризованих модулів CORE Generation System? ISE Foundation Яка із конфігурацій САПР Xilinx ISE не використовує генератор системних ІР ядер Xilinx System Generator? ISE Foundation Яка із конфігурацій САПР Xilinx ISE не використовує топологічний редактор FPGA Editor? ISE Foundation Яка із конфігурацій САПР Xilinx ISE має можливості використання засобів моделювання ISE Simulator? ISE WebPACK Виберіть тип САПР, який пропонує фірма Altera для своїх кристалів MAX + PLUS II Quartus II Додаток системи MAX PLUS II, який дозволяє тестувати логічні операції і внутрішню синхронізацію проектованого логічного кола, називається Simulator Додаток системи MAX PLUS II, який аналізує роботу проектованого логічного кола після того, як воно було синтезоване і оптимізоване компілятором, називається Timing Analyzer Додаток системи MAX PLUS II, який дозволяє програмувати, конфігурувати, проводити верифікацію і тестувати ПЛІС фірми ALTERA, називається Programmer Додаток системи MAX PLUS II, який видає на екран попереджувальні повідомлення про помилки і інформаційні повідомлення, називається Message Processor Спеціалізовані комплекти фірми Altera, що полегшують застосування ПЛІС в конкретних завданнях, містять логічні функції, сумісні з САПР і методологію їх використання, називаються Design Kit Додаток системи MAX PLUS II, який відображає поточну інрархічну структуру файлів у вигляді дерева з гілками, що представляють собою підпроекти, називається Hierarchy Display Додаток системи MAX PLUS II, який дозволяє розробляти схемний логічний проект в форматі реального відображення на екрані WYSIWYG, називається Graphic Editor Додаток системи MAX PLUS II, який дозволяє редагувати існуючі символи і створювати нові, називається Symbol Editor Додаток системи MAX PLUS II, який дозволяє створювати і редагувати текстові файли логічного дизайну, написані на мовах AHDL, VHDL, Verilog HDL, називається Text Editor Додаток системи MAX PLUS II, який виконує подвійну функцію: інструмент для розробки дизайну і інструмент для введення тестових векторів і спостереження результатів тестування, називається Waveform Editor Додаток системи MAX PLUS II, який дозволяє графічними засобами робити призначення контактів пристрою і ресурсів логічних елементів, називається Floorplan Editor САПР MAX + PLUS II і Quartus II фірми Altera підтримують всі етапи проектування: введення проекту, компіляція, атестація й програмування. Правильно Встановеть по порядку послідовність виправлення DRC-помилок Корекція помилок розміщення компонентів Корекція скупчень помилок Корекція електричних помилок Встановеть по порядку послідовність виправлення DRC-помилок Корекція помилок трасування Корекція помилок, що впливають на виробництво Корекція помилок цілісності сигналів, в тому числі порушення допустимих меж Система DRC застосовується для корекції помилок на етапі проектування друкованої плати В програмному модулі Altium Designer установка правил і обмежень проектування здійснюється через діалогове вікно правил проектування Design / Rules. Категорія правил, призначена для друкованих плат, що включають суцільні шари (багатошарових ДП) і полігон розміщення компонентів, називається Plane В програмному модулі Altium Designer установка правил і обмежень проектування здійснюється через діалогове вікно правил проектування Design / Rules. Категорія правил, призначена для компонентів поверхневого монтажу, називається SMT В програмному модулі Altium Designer установка правил і обмежень проектування здійснюється через діалогове вікно правил проектування Design / Rules. Категорії правил, які використовуються для аналізу високошвидкісних плат, називаються High Speed, Signal Integrity Оберіть пункт, який не стосується способів корекції DRC-помилок при проектуванні друкованої плати Анулювання звіту про DRC-помилки Високопродуктивний автоматизований програмний модуль, який перевіряє логічну і фізичну цілісність проектів друкованих плат, має абревіатуру DRC Програма Design Rule Checker (DRC) призначена, в основному, для контролю технологічних параметрів встановлення технологічних обмежень В програмному модулі Altium Designer установка правил і обмежень проектування здійснюється через діалогове вікно правил проектування Design / Rules. Категорія правил, призначена трасування друкованої плати, називається Routing В програмному модулі Altium Designer установка правил і обмежень проектування здійснюється через діалогове вікно правил проектування Design / Rules. Категорія правил, призначена розміщення компонентів, називається Placement В програмному модулі Altium Designer установка правил і обмежень проектування здійснюється через діалогове вікно правил проектування Design / Rules. Категорії правил, призначені для підготовки виробництва друкованої плати, називаються Mask Testpoint, Manufacturing Для прискорення процесу проектування друкованої плати необхідно виправляти помилки в певній особливій послідовності, а не по порядку за встановленим загальним списком помилок Правильно Інтерфейси установки обмежень і налаштування перевірки правил в DRCсистемах різних САПР не можуть відрізнятися. Неправильно Установка обмежень на технологічні параметри друкованої плати і налаштування перевірки правил в DRC системах виконується вручну самим проектувальником Правильно Процедури аналізу та корекція DRC-помилок у всіх САПР ДП ідентичні, тому запропоновані способи корекції DRC-помилок можуть бути використані в будь-який САПР ДП. Правильно Автотрасувальник P-CAD, який трасує друковані плати з числом сигнальних шарів до 32 – це трасувальник PRO Route Автотрасувальник P-CAD, який призначений для автоматичної розводки багатошарових друкованих плат з високою щільністю розміщення елементів – це трасувальник Shape–Based Autorouter Із перерахованих структурних елементів системи P-CAD виберіть ті, які є графічними редакторами P – CAD Schematic, P – CAD PCB Із наведених структурних модуллів P-CAD виберіть ті, які є основними P – CAD Schematic P – CAD PCB P – CAD Library Executive P – CAD Autorouter Програма ручного, напівавтоматичного і автоматичного розміщення компонентів і трасування провідників в P-CAD називається SPECCTRA Додаткова опція P – CAD РСВ і P – CAD Schematic, призначена для розміщення на кресленнях схем різних діаграм і таблиць, складання різних списків і звітів, які динамічно оновлюються, технологічної і облікової інформації, списків з'єднань, виводів підключення живлення і іншої текстової інформації – це Document Toolbox Оберіть вбудовані складові модуля Library Executive в P-CAD Symbol Editor Pattern Editor Автотрасувальник, який відноситься до трасувальників лабіринтового типу і призначений для трасування простих друкованих плат – це трасувальник QuickRoute Система P – CAD призначена для проектування багатошарових друкованих плат (БДП) обчислювальних і радіоелектронних пристроїв Правильно Безсіткова Shape – Based – технологія трасування дозволяє підвищити ефективність трасування ДП з високою щільністю розміщення компонентів, а також забезпечує трасування одного і того ж кола трасами різної ширини. Правильно Редактор P – CAD PCB може запускатися автономно і дозволяє розмістити модулі на вибраному монтажно-комутаційному полі і проводити ручне, напівавтоматичне і автоматичне трасування провідників Правильно Якщо P – CAD PCB викликається з редактора P – CAD Schematic, то не складається список з'єднань схеми і на поле ПП не переносяться зображення корпусів компонентів з вказівкою ліній електричних з'єднань між їх виводами. Неправильно Формально задача Пусто 1 Питання 1 полягає в заповненні деякого простору, що характеризує розроблювану функціональну схему, окремими логічними елементами. Формально задача [покриття] полягає в заповненні деякого простору, що характеризує розроблювану функціональну схему, окремими логічними елементами. Рішення задачі трасування багатошарової друкованої плати складається з наступних етапів (розставте їх порядок) визначення переліку (списку) всіх провідників, які повинні бути прокладені між різними контактами розподіл провідників після куль (розшарування) визначення послідовності трасування в шарі власне саме трасування Задача Пусто 1 Питання 3 полягає у з’єднанні друкованими, плівковими або навісними провідниками всіх контактів елементів відповідно до схеми з’єднань з урахуванням вимог та обмежень. Задача [трасування] полягає у з’єднанні друкованими, плівковими або навісними провідниками всіх контактів елементів відповідно до схеми з’єднань з урахуванням вимог та обмежень. Як називається алгоритм, з допомогою якого розв’язується питання послідовності з’єднання контактів одного кола (рішення зводиться до побудови мінімального зв'язуючого дерева) Алгоритм Прима На етапі трасування багатошарової друкованої плати, найменша кількість кольорів, за допомогою яких можна офарбувати вершини графа так, щоб в ньому не було жодного ребра того, що сполучає вершини одного кольору, називається хроматичним числом графа Сукупність сусідніх квадратів (які мають загальну сторону), що сполучають контакти xi і xj називається Трассою На етапі трасування в більшості використовуваних методів уся площина плати розбивається на квадрати, розмір яких рівний допустимому розміру між провідниками і вважається, що провідники можуть проходити тільки перпендикулярно граням квадратів. Правильно Задача Пусто 1 Питання 8 полягає в необхідності розділити початкову схему на частини так, щоб утворити конструктивні вузли наступного ієрархічного рівня з урахуванням вимог і обмежень. Задача [розбиття] полягає в необхідності розділити початкову схему на частини так, щоб утворити конструктивні вузли наступного ієрархічного рівня з урахуванням вимог і обмежень. Оберіть задачі конструкторського проектування Компонування Розміщення Трасування Аналізу Оберіть пункт, який не характеризує якість задачі розбиття Сумарна вартість модулів При виконанні задачі розбиття під час конструкторського проектування електронних схем зважений мульти граф G = (X, A) представляє початкову схему з'єднань елементів Площина обмежених розмірів, на якій умовно нанесена сітка, що визначає місця прокладення друкарських провідників (трас) - це монтажний шар Яка із задач конструкторського проектування складається з блоків розбиття і покриття? Компонування Оберіть пункт, який не характеризує якість покриття ДП при конструкторському проектування електронних схем Типи застосованих логічних елементів Матриця виду A = [aij]m×n, (де aij – відповідає числу логічних елементів i -го типу в модулі j -го типу, n – число типів модулів в наборі, m – загальне число типів логічних елементів в усіх модулях набору) характеризує задачу покриття При математичному формулюванні задачі покриття цільова функція має вигляд / в простому випадку, коли ставиться задача покриття з мінімальною кількістю модулів При математичному формулюванні задачі покриття цільова функція має вигляд / при мінімізації вартості При математичному формулюванні задачі покриття цільова функція має вигляд / у разі введення додаткових критеріїв

Відповіді до тестових завдань Методи засоби та технології проектування комп ютерних систем

Merroy

10.04.2024 22:04-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись