ДОСЛІДЖЕННЯ ВИКОНАННЯ ЦИКЛІВ НА КОНВЕЄРІ ІНСТРУКЦІЙ. Звіт до лабораторної роботи з Архітектура комп ютерних систем. Робота № 101031

ДОСЛІДЖЕННЯ ВИКОНАННЯ ЦИКЛІВ НА КОНВЕЄРІ ІНСТРУКЦІЙ

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

ІКТА

Факультет:

КН

Кафедра:

Не вказано

Інформація про роботу

Рік:

2022

Тип роботи:

Звіт до лабораторної роботи

Предмет:

Архітектура комп ютерних систем

Частина тексту файла (без зображень, графіків і формул):

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» ІКТА кафедра БІТ / З В І Т до лабораторної роботи №2 з курсу: “ Архітектура комп'ютерних систем” на тему: «ДОСЛІДЖЕННЯ ВИКОНАННЯ ЦИКЛІВ НА КОНВЕЄРІ ІНСТРУКЦІЙ» Варіант № 11 Мета роботи Опанувати техніку конвеєрного виконання RISC інструкцій. Завдання Засобами архітектурного симулятора WinMIPS64 машини з 64-розрядною RISC архітектурою MIPS64 дослідити конвеєрне виконання фрагментів машинних програм, що містять цикли. Виявити наявні залежності (небезпеки) даних і керування, оптимізувати програмний код та дослідити дію запропонованої оптимізації. За результатами проведених лабораторних досліджень оформити звіт та захистити його. / / Вікна симулятора до виконання програми: / / / Виконання 7-ми циклів симулювання: / / У дочірньому вікні “конвеєра” симулятора після семи тактів симулювання можна побачити виконання першого RAW пригальмування, в той час, як після десяти тактів відбувається друге RAW пригальмування. Коли виконано одинадцять тактів симулювання, стається перше пригальмування за рахунок виконаного умовного переходу (branch taken stall). / Вікно Statistics по завершенню симулювання програми БЕЗ ENABLE FORWARDING/BRANCH TARGET BUFFER: / Вікно Statistics по завершенню симулювання програми з Enable Forwarding/Branch Target Buffer: / Висновок: під час виконання лабораторної роботи я опанував техніку конвеєрного виконання RISC інструкцій. Відповідно до даних наданих програмою можна зробити висновок, що з ввімкненими механізмами випередження даними і прогнозування напрямку умовного переходу за допомогою буфера цільових адрес переходу (Branch Target Buffer) програма виконалась швидше ніж з вимкненими.

Звіт до лабораторної роботи Архітектура комп ютерних систем

Допоможи студентському архіву