МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
Національний університет “Львівська політехніка”
КУРСОВИЙ ПРОЕКТ
На тему: “Побудова системи з розділенням каналів у часі”
З курсу: “Вступ до теорії систем”
Львів 2009
Дано:
n1 = 13
n2 =2
f1 = 500 Гц
f2 = 250 Гц
δкв = 0,8 %
Оскільки активних джерел є більше ніж пасивних доцільно використовувати метод субкомутування (n1 > n2). Визначивши чинник чергування k
та враховуючи його значення, ділимо решту джерел на дві групи й після чергового опитування активних джерел наступні три позиції почергово менш активними джерелами.
Отже , найоптимальніше комутування вимірювальної інформації виглядає так:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 1 2 3 4 5 6 7 8 9 10 11 12 13 15
M = 28
Визначаємо період опитування
Враховуючи, що період комутування визначається як , отримаємо:
для циклічної системи:
для проектованої системи:
Виходячи із заданого значення γкв. гр., визначаємо кількість зон квантування К3:
, звідки:
За одержаним значенням К3, враховуючи зв'язок між кількістю зон квантування та її двійковим поданням К3 = 2К1, можемо знайти кількість інформаційних символів Кі двійкового коду як:
Розраховуємо значення параметрів τkp та vkp проектованої системи:
Визначимо відношення швидкодії системи щодо звичайної циклічної:
Результати проведених розрахунків показують, що :
розрядність АЦП не мена від 6;
період перетворення АЦП не більший від =71,43 мкс
вимоги до швидкодіїє в 1,07 разів нижча ніж для простої циклічної системи.
Необхідни визначити Основні характеристики складових елементів (зокрема параметри АЦП і мільтиплексора)та відповідно підєднати їх.
Враховуючи результати виконаних розрахунків, вибираємо конкретний тип АЦП, а саме К1107ПВ2 (розрядність 6)
К1107ПВ2
Мікросхема К1107ПВ2 являє собою швидкодіючий 8-розрядний АЦП паралельного типу з частотою перетворення 20МГц і призначена для перетворення вхідних сигналів в один з потенційних кодів: двійковий (прямий і зворотній) і доповняючий (прямий і зворотній). Кожний з 256 компараторів напруги прямим входом підключений до певної точки дільника резистора опорної напруги, а інвертуючі входи компараторів об’єднують і утворюють аналоговий вхід АЦП. Лінійна компараторів формує унікальний код, відповідно рівню вхідної напруги. Дільником опорної напруги, що формує порогів рівень компаратора служить низькоомний дільник резистора.
Роботою АЦП управляє один тактовий сигнал. Вибірна проводиться через 10….22нс після проходження переднього фронту тактового сигналу. Кодування проводиться після проходження заднього фронту тактового імпульсу, результат його передається у вихідний регістр одночасно з переднім фронтом чергового тактового імпульсу. Затримка цифрового виходу не перевищує 50нс. Це дає можливість переднім фронтом чергового тактового імпульсу проводити наступну вибірку, тобто в мить, коли на виході виходить результат n-ї вибірки на вході проводиться n+2 вибірка, а результат n+1 вибірки зберігається в проміжному ступені.
Мультиплексор забезпечує комутування вимірювальних сигналів у вигляді електричної напруги з рівнями від Vss до VDD. Оскільки вимірювальна система оперує уніфікованими сигналами( |Umax| ≤ 10 B), то це нас задовольняє.
Мультиплексор вибирають так, щоб кількість його аналогових входів d була не меншою, ніж кількість джерел вимірювальної інформації тобто: d ≥ n. Для мого випадку d ≥ 15. Такожпотрібно врахувати при виборі мультиплексора і сумарну тривалість вмикання/вимикання ключа t, яка виходячи з практичних міркувань, повинна бути меншою ніж:
t ≤ τkp/( 20…100)
У моєму випадку τkp становить 11,9 ,а отже:
t ≤ 11,9/40 = 297,5нс
Отже враховуючи наведені вище результати, вибираємо аналоговий 8 входовий мультипплексор фірми Analog Devices типу ADG 403 з тривалістю вмикання 160нс та тривалістю вимикання 110нс оскільки сумарна тривалість його комутаційних процесів
(110нс + 160нс = 270нс) не перевищує нашого розрахункового значення 297,5нс.
А3
А2
А1
А0
EN
D
X
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
X
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
X
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
X
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S11
S12
S13
S14
S15
S16
S16
ADG406 таблиця істинності ADG406
Аналогові входи мультиплікатора необхідно підє’днувати до джерела вимірювальної інформації згідно з послідовністю, одержаною в результаті розв’язання задачі з тим, щоб високоактивна або менш активна група опитувалась частіше чи рідше ніж основна.
Для цього слід розробити пристрій керування мультиплікатором за наступною схемою.
Де: Г Т І – генератор тактових імпульсів;
Л – лічильник;
Д Ш Л – дешифратор на логічних елементах;
М – мультиплексор;
Оскільки цикли опитування проектованої системи охоплює 28 джерел і входи керування аналогового мультиплексора реагують на ТТЛ – рівні , то вибираємо синхронний двійководесятковий лічильник типу KISSHE7 (цей лічильник відзначається меншою тривалістю перемикання вихідних сигналів порівняно з осинхроними лічильниками) , який має модуль лічби – 16.
В моєму варіанті завдань модуль лічби – 28. Оскільки стандартних лічильників з таким модулем лічби немає , то я вибираю 2 лічильника по 16 і за допомогою лічильних елементів реалізую модуль лічби 28.
На виході двох лічильників створимо 4І і маємо заданий модуль лічби.
Частота комутування мультиплікатора визначається швидкодією системи VkP , яка дорівнює частоті перемикання наймолодшого розряду лічильника , що в двічі менша за частоту F генератора тактових імпульсів. Отже звідси :
F = 2 ∙ υkp = 2 ∙ 84 = 168 [кГц]
Зокрема , генератора тактових імпульсів можна виконати на спеціалізованій мікросхемі типу КР 1006 ВН1.
KP1006HB1
Складемо таблицю істинності для дешифратора Лічильник 1
Входи
Виходи
Q3
Q2
Q1
Q0
A3
A2
A1
A0
0
0
0
0
0
0
0
0
0
S1
1
0
0
0
1
0
0
0
1
S2
2
0
0
1
0
0
0
1
0
S3
3
0
0
1
1
0
0
1
1
S4
4
0
1
0
0
0
1
0
0
S5
5
0
1
0
1
0
1
0
1
S6
6
0
1
1
0
0
1
1
0
S7
7
0
1
1
1
0
1
1
1
S8
8
1
0
0
0
1
0
0
0
S9
9
1
0
0
1
1
0
0
1
S10
10
1
0
1
0
1
0
1
0
S11
11
1
0
1
1
1
0
1
1
S12
12
1
1
0
0
1
1
0
0
S13
13
1
1
0
1
1
1
0
1
S14
Записуємо удосконалену диз’юнктивну нормальну форму для сигналів А0 , А1 , А2 :
Використовуючи закони булевої алгебри або карти Карно , мінімізуємо записані вище вирази:
Складемо таблицю істинності для дешифратора Лічильник 2
Входи
Виходи
Q3
Q2
Q1
Q0
A3
A2
A1
A0
0
0
0
0
0
0
0
0
0
S1
1
0
0
0
1
0
0
0
1
S2
2
0
0
1
0
0
0
1
0
S3
3
0
0
1
1
0
0
1
1
S4
4
0
1
0
0
0
1
0
0
S5
5
0
1
0
1
0
1
0
1
S6
6
0
1
1
0
0
1
1
0
S7
7
0
1
1
1
0
1
1
1
S8
8
1
0
0
0
1
0
0
0
S9
9
1
0
0
1
1
0
0
1
S10
10
1
0
1
0
1
0
1
0
S11
11
1
0
1
1
1
0
1
1
S12
12
1
1
0
0
1
1
0
0
S13
13
1
1
0
1
1
1
0
1
S14