МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» / Звіт про виконання лабораторної роботи №1 на тему: «Вивчення основних принципів роботи в середовищі системного редактора САПР ПЛІС ALDEC RIVIERA 2004» з курсу «Комп’ютерні методи аналізу та проектування електронних засобів» Завдання: Ознайомитись з основними відомостями проектування і моделювання вузлів та блоків в середовищі САПР Aldec Riviera 2004 на мові VHDL. Намалювати схему і скласти таблицю істинності для логічного елементу AND з двома входами. Набрати в програмному редакторі програму, написану на мові VHDL, яка моделює роботу логічного елементу AND і відкомпілювати її. Промоделювати роботу даного пристрою в редакторі часових діаграм і замалювати часові діаграми. Теоретичні відомості / схема та таблиця істинності логічного елементу AND (y=x1*x2). Код програми library IEEE, std; use IEEE.std_logic_1164.all,std.all; entity my is port(x1,x2:in std_logic; y:out std_logic:='0'); end entity; architecture one of my is begin p:process(x1,x2) begin y <=x1 and x2; end process; end architecture one; Часові діаграми / Висновок В даній лабораторній роботі, на прикладі VHDL-програми для моделювання роботи логічного елементу AND я ознайомився з основними відомостями проектування і моделювання вузлів та блоків в середовищі САПР Aldec Riviera 2004.