Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2006
Тип роботи:
Інші
Предмет:
Захист інформації
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
Національний університет "Львівська політехніка"
ДОСЛІДЖЕННЯ АРХІТЕКТУРИ
МІКРОПРОЦЕСОРА КР580ІК80А
ІНСТРУКЦІЯ
ДО ЛАБОРАТОРНОЇ РОБОТИ № 1 З КУРСУ
"МІКРОПРОЦЕСОРНІ ПРИСТРОЇ"
для студентів спеціальності
"Захист інформації"
Затверджено
на засіданні кафедри
"Автоматика та телемеханіка"
Протокол № 13 від 23.06.2002р.
ЛЬВІВ 2006
Дослідження архітектури мікропроцесора КР580ІК80А. Інструкція до лабораторної роботи № 1 з курсу "Мікропроцесорні пристрої" для студентів базового напряму 6.160100 “Інформаційна безпека”. /Укл. І. М. Бучма. – Львів: НУ "ЛП", 2006.-18с.
Укладач: І. М. Бучма, докт. техн. наук, професор
Відповідальний за випуск: І. М. Ковела, канд. техн. наук, доц.
Рецензенти: З. Р. Мичуда, канд. техн. наук, доц.
А. Й. Наконечний, канд. техн. наук, доц.
Мета роботи – вивчити будову (структуру), систему команд, формати даних та команд, способи адресації, синхронізуючі та керуючі сигнали мікропроцесора КР580ІК80А; набути досвіду користування мікроЕОМ на елементній базі мікропроцесорного комплекту КР580 з клавіатури.
1.ТЕОРЕТИЧНІ ПОЛОЖЕННЯ
Структура мікропроцесора КР580ІК80А
Мікропроцесор (МП) – це пристрій, виконаний у вигляді однієї або кількох інтегральних мікросхем (ІМС), призначений для оброблення цифрової інформації та управління процесом цього оброблення.
Мікропроцесор – основа будь-якого комп’ютера. Він забезпечує:
необхідне перетворення інформації;
переміщення інформації між компонентами комп’ютера та між комп’ютером і зовнішніми пристроями (пристроями введення-виведення);
управління роботою решти компонентів комп’ютера.
Особливість МП полягає в тому, що це пристрій з програмованою логікою роботи. Це означає, що функції, які він реалізує, визначаються не стільки його структурою, скільки послідовністю керуючих слів (команд), які надходять з пам’яті в МП. Зі зміною цієї послідовності змінюються і функції МП. Тому для комплексної характеристики функціональних можливостей МП користуються поняттям архітектури.
Поняття архітектури відображає структуру МП, систему команд (набір команд), на які реагує МП, способи адресації до всіх програмно-доступних елементів, формати даних та команд, характеристики та призначення керуючих сигналів, що сприймає та виробляє МП.
Структурна схема МП КР580ІК80А наведена на рис. 1. З неї зрозуміло, що МП складається з чотирьох основних частин:
арифметико-логічного пристрою (АЛП);
множини (масиву) регістрів;
схеми управління;
8-розрядної внутрішньої шини даних.
Арифметико-логічний пристрій виконує одну з основних функцій МП – перетворення (оброблення) інформації (даних). Найчастіше це арифметичні або логічні операції. АЛП має два входи і один вихід. Входи підключені до буферних регістрів (БР), що можуть зберігати для АЛП дані. АЛП – це комбінаційна схема, і тому він зберігати дані не може.
Буферні регістри приймають дані з внутрішньої шини даних (ВШД), а один з БР може одержувати дані також від регістра-акумулятора (А). Вихід АЛП дає можливість переміщати дані (результат операції) в А.
АЛП може виконувати операції над одним або двома операндами (даними). Якщо виконуються операції над одним операндом, то він завжди знаходиться в акумуляторі.
Рис. 1. Структурна схема МП КР580ІК80А
Масив регістрів – одна з найважливіших частин МП.
Масив регістрів ділиться на дві групи. Перша група – це регістри загального призначення (РЗП). До них належать регістри B, C, D, E, H, L. Друга група – це регістри спеціального призначення, до яких належить акумулятор А, регістр прапорців F, вказівник стека SP, лічильник команд РС, два допоміжні 8-розрядні регістри тимчасового зберігання W, Z, регістри команд (РК), даних (РД) і 16-розрядний регістр адреси (РА).
Регістри загального призначення B, C, D, E, H, L – це програмно-доступні елементи. Вони можуть використовуватися як шість 8-розрядних регістрів або три 16-розрядні регістрові пари BC, DE, HL, що використовуються як регістри-вказівники непрямої адресації під час виконання арифметичних і логічних операцій та операцій з переміщення даних. Основною є регістрова пара HL.
Вміст кожного з регістрів РЗН можна переслати в АЛП або в пам’ять через 8-розрядні мультиплексори та ВЩД.
Регістр F призначений для зберігання результатів деяких перевірок, що здійснюються в процесі виконання програми. Це дає змогу виконувати команди умовних переходів.
Рис. 2. Формат слова, що зберігається в регістрі F,
та призначення його розрядів
П’ять бітів регістра F – ознак результату – встановлюються залежно від результату виконання операції.
Біт знаку S="0" в цьому розряді означає, що старший (знаковий) біт результату операції дорівнює нулю (тобто результат додатний). Якщо ж S="1", то результат від’ємний.
Біт нуля Z встановлюється в "1", якщо результат операції дорівнює нулю, в протилежному випадку прапорець Z встановлюється в "0".
Біт парності Р набуває значення "1", якщо кількість одиниць в результаті парна, в протилежному випадку він встановлюється в "0".
Біт перенесення С набуває значення "1", якщо під час додавання чисел виникає перенесення з старшого розряду або під час віднімання робиться позичка, в протилежному випадку прапорець С набуває значення "0".
Біт додаткового перенесення АС набуває значення "1", якщо з’являється перенесення з молодшої тетради в старшу. Використовується при перетворенні двійкового результату в двійково-десятковий під час оброблення двійково-десяткових чисел.
Регістр команд (РК) призначений для зберігання коду поточної команди. Може приймати дані тільки з внутрішньої шини. Є частиною дешифратора.
Регістр адреси (РА) призначений для вказування адреси ділянки пам’яті, яка буде використана МП. Під час вибирання команди з пам’яті РА та лічильник команд РС (PC – Pointer Command) мають однакові значення. Після виймання та декодування команди РС одержує приріст на одиницю, а РА зберігає старе значення.
Лічильник команд РС визначає черговість виконання команд. Кількість розрядів 16.Може адресувати МП до пам’яті ємністю 64 кБ.
Вказівник стека SP (SP – Stack Pointer) зберігає 16-розрядну адресу комірки ділянки пам’яті, відведеної під стек. Вміст SP зменшується на одиницю перед кожним занесенням слова в стек або збільшується на одиницю після кожного виймання слова зі стека.
Регістри W, Z використовуються для тимчасового зберігання другого та третього байтів команд переходу, що передаються через внутрішню ШД в РС.
Роль схеми управління полягає в задаванні необхідної послідовності функціонування всіх ланок МП. Під дією сигналів схеми управління чергова команда виймається з регістра команд, дешифрується, в результаті цього визначається, що необхідно робити з даними. Потім генерується послідовність дій з виконання задачі.
Через виводи схеми управління приймаються та видаються синхронізуючі та керівні сигнали.
Розглянемо призначення виводів синхронізуючих та керівних сигналів.
Виводи синхронізації:
F1, F2 – виходи двох послідовностей імпульсів, що не перекриваються в часі;
SYNC – вихід сигналу синхронізації, що визначає початок кожного машинного циклу команди;
RESET – вхід сигналу встановлення МП в початковий стан. При цьому у вказівнику команд РС встановлюється нульова адреса 0000Н.
Виводи управління очікуванням:
READY – вхід сигналу готовності, що вказує, готовий (READY=1) чи ні (READY=0) зовнішній пристрій або пам’ять до обміну з МП;
WAIT – вихід сигналу, який при WAIT=1 показує, що МП знаходиться в стані очікування.
Виводи управління пам’яттю:
WR – вихід сигналу управління записом в пам’ять або у зовнішній пристрій;
DBIN – вихід сигналу управління читанням даних з пам’яті або зовнішнього пристрою;
Виводи управління перериванням:
INT – вхід сигналу запиту на переривання (INT=1) від зовнішнього пристрою;
INTE – вихід сигналу дозволу переривання (INTE=1), який вказує на те, що МП готовий до обміну в режимі переривання.
Виводи управління захопленням шин в режимі прямого доступу до пам’яті (ПДП):
HOLD – вхід сигналу запиту захоплення шин від зовнішнього пристрою;
HLDA – вихід сигналу підтвердження захоплення шин, який вказує на те, що внутрішня ШД відключена від зовнішніх виводів МП.
Формати даних і команд
Мікропроцесор КР580ІК80А призначений для роботи з байтовою організацією пам’яті. Форма (будова) слова даних має вигляд:
Формат команди залежить від типу команди та способу адресації, що використовується командою. Для подання коду операції застосовується перший байт команди. Максимальна довжина команди три байти. Для задавання команди використовують три формати:
однобайтовий
Байт 1 Код операції
двобайтовий
Байт 1 Код операції
Байт 2 Дані або адреса
трибайтовий
Байт 1 Код операції
Байт 2 Мл. байт
Байт 3 Ст. байт
Рис. 3. Формати команд
Способи адресації
Багатобайтові команди зберігаються у сусідніх комірках пам’яті та адресуються за першим байтом.
У мікропроцесорі КР580ІК80А використовуються такі способи адресації:
безпосередня – другий або другий та третій байти команди – це дані;
пряма – другий або другий та третій байти команди – це адреса операнда в зовнішньому пристрої або в пам’яті;
пряма регістрова (неявна) – використовується для адресації одно- і двобайтових слів, що знаходяться в регістрах МП. При цьому адреса регістрів вказана в байті коду операції;
4) непряма - використовується для адресації даних, що знаходяться в пам’яті. Адреса визначається вмістом однієї з регістрових пар ВС, DE, HL, що використовуються як адресні вказівники. Код регістрової пари вказаний в байті коду операції;
стекова – використовується для адресації двобайтових слів даних або адрес, що знаходяться в ділянці пам’яті, відведеної під стек. Адреса визначається вмістом регістра SP – вказівника стека.
Система команд МП КР580ІК80А
Кількість команд в системі – 78.
Стосовно системи команд МП – це масив програмно – доступних елементів, над вмістом яких виконуються вказані в командах операції.
Програмно-доступними є 8-розрядні регістри A, B, C, D, E, H, L, F; 16-розрядні регістри: слово стану PSW (регістри А і F), регістрові пари BC, DE, HL, вказівник стека SP; окремі ознаки (біти) регістра прапорців F та тригер дозволу переривання INTE.
Залежно від характеру операцій, які можуть виконуватися МП, систему команд МП КР580ІК80А ділять на три групи:
команди переміщення;
команди перетворення (арифметично-логічні);
команди управління.
Тут команди введення-виведення IN ADDR, OUT ADDR включені в першу групу, а спеціальні команди дозволу та заборони переривань ЕІ та DI – в третю.
Група команд переміщення
Група (рис. 4)містить команди:
- переміщення байтів даних (MOV R, S) між регістрами R, S (тобто A, B, C, D, E, H, L) та між регістрами і коміркою пам’яті М (MOV R, M; MOV M, R), адреса якої вказується регістровою парою HL;
- з безпосереднім завантаженням ( MVI R, D8; MVI M, D8 ) регістрів або комірок пам’яті байтом даних, що міститься в другому байті команди;
Однобайтові переміщення
MOV R, S MVI R, D8
RRR, SSS= 000 - B
001 - C
010 - D
011 - E
100 - H
101 - L
110 - M(HL)
111 - A
STAX Z STA ADDR
LDAX Z LDA ADDR
ZZ = 00 - B
01 - D
Двобайтові переміщення
SHLD ADDR LXI X, D16
LHLD ADDR
XX = 00 - B
01 - D
10 - E
11 - SP
POP Y PCHL
PUSH Y SPHL
Y Y = 00 - B
01 - D
10 - H
11 - PSW
XTHL OUT ADDR
XCHG IN ADDR
Рис. 4. Формати команд переміщення
- завантаження/запам’ятовування вмісту акумулятора байтом даних з прямою (LDA ADDR, STA ADDR) або непрямою адресацією з використанням регістрових пар BC і DE (LDAX Z, STAX Z) адресацій;
- завантаження/запам'ятовування вмісту регістрової пари HL з використанням прямої адресації (LHLD ADDR; SHLD ADDR); при цьому адреса молодшого байта вказується в другому і третьому байтах команди, а адреса старшого байта розраховується збільшенням на 1 адреси молодшого байта;
- безпосереднього завантаження регістрових пар та вказівника стека двобайтовими словами, що містяться у другому і третьому байтах команди (LXI X, D16);
- занесення в стек (PUSH Y) та виймання з нього (POP Y) двобайтових слів з регістрових пар (в регістрові пари) PSW, BC, DE, HL;
- обміну двобайтовими словами регістрових пар DE, HL (XCHG) та вершини стека і пари HL (XTHL);
- введення-виведення (IN ADDR, OUT ADDR);
- переміщення двобайтових слів з регістрової пари HL у вказівник стека (SPHL) та лічильник команд (PCHL).
Група арифметичних і логічних команд
Група (рис. 5)містить команди:
- додавання вмісту акумулятора до вмісту регістра загального призначення, комірки пам’яті, що адресується регістровою парою HL (ADD M),або до безпосереднього байта даних (ADI D8), що міститься у другому байті команди. При цьому результат заноситься в акумулятор, а ознаки результату встановлюються в регістрі F;
- додавання з підсумовуванням вмісту тригера перенесення до молодшого результату (ADC S, ACI D8), що дає змогу реалізувати додавання багатобайтових слів;
- віднімання від вмісту акумулятора байта даних, що міститься в одному з регістрів РЗН або комірці пам’яті, яка адресується регістровою парою HL (SUB M), або безпосередньо другого байта команди (SBI D8);
- віднімання з відніманням вмісту розряду перенесення з молодшого розряду (SBB S, SBI D8), що дає змогу виконувати віднімання багатобайтових слів;
- збільшення/зменшення вмісту однобайтових регістрів A, B, C, D, E, H, L або комірок пам’яті, що адресуються парою HL (INR R, DCR R), та двобайтових регістрів DC, DE, HL,SP на 1 (INX X, DCX X);
- додавання двобайтових слів з регістрів HL, BC, DE, SP (DAD X); при цьому результат зберігається в парі HL та встановлюється ознака перенесення;
Операції з двома операндами
ADD КОП - 0 0 0 0 0 0 - B
ADC КОП - 0 0 1 0 0 1 - C
SUB КОП - 0 1 0 0 1 0 - D
SBB КОП - 0 1 1 0 1 1 - E
ANA КОП - 1 0 0 1 0 0 - H
XRA КОП - 1 0 1 1 0 1 - L
ORA КОП - 1 1 0 1 1 0 - M (HL)
CMP КОП - 1 1 1 1 1 1 - A
ADI D8 - 0 0 0
ACI D8 - 0 0 1
SUI D8 - 0 1 0
SBI D8 - 0 1 1
ANI D8 - 1 0 0
XRI D8 - 1 0 1
ORI D8 - 1 1 0
CPI D8 - 1 1 1
Операції з одним операндом
INR R INX X
R = 0 0 0 - B
0 0 1 - C
0 1 0 - D
0 1 1 - E
1 0 0 - H
1 0 1 - L
1 1 0 - M (HL)
1 1 1 - A
X = 0 0 - B
0 1 - D
1 0 - H
1 1 - SP
DCR R DCX X
DAA DAD X
X = 0 0 - B
0 1 - D
1 0 - H
1 1 - SP
RLC - 0 0
RRC - 0 1
RAL - 1 0
RAR - 1 1
CMA - 0 1
STC - 1 0
CMC - 1 1
Рис. 5. Формати арифметичних і логічних команд
- двійково-десяткової корекції (DAA), за допомогою якої результат звичайного двійкового додавання двійково-десяткових чисел перетворюється в двійково-десятковий код; корекція здійснюється так:
а) якщо значення молодшої тетради вмісту акумулятора більше ніж 9 або ознака АС регістра F встановлена, то до акумулятора додається число 06;
б) якщо після цього значення чотирьох старших розрядів вмісту акумулятора більше ніж 9 або встановлений прапорець С регістра F, то число 06 додається і до старших чотирьох розрядів акумулятора;
- логічних операцій І, АБО, ДОДАВАННЯ ЗА МОДУЛЕМ ДВА над вмістом акумулятора і одного з регістрів загального призначення, комірки пам’яті, що адресується парою HL (ANA M, ORA M, XRA M) або другим байтом команди (ANI D8, ORI D8, XRI D8).При цьому результат зберігається в акумуляторі;
- порівняння вмісту акумулятора і одного з регістрів загального призначення, комірки пам’яті, що адресується парою HL (CMP S) або другим байтом команди (CPI D8). Вміст акумулятора не змінюється, а встановлюються прапорці регістра F;
- циклічного зсуву вмісту акумулятора на один розряд ліворуч або праворуч з заповнюванням прапорця перенесення (RLC, RRC) або з включенням прапорця перенесення в коло зсуву (RAR, RAL).Дають змогу програмно організувати операції множення та ділення;
- інверсії вмісту акумулятора (СМА) або прапорця перенесення регістра F (СМС) та встановлення останнього в 1 (STC).
Група команд управління
Група команд управління (рис. 6) містить такі команди:
- безумовного (JMP ADDR) та умовних (JX ADDR)переходів, звертання до підпрограм (CALL ADDR) та (CX ADDR), повернення з підпрограм (RET) та (RX), під час виконання яких виконуються маніпуляції над вмістом лічильника команд (РС);
- встановлення/cкидання тригера дозволу переривання INTE (E1, D1), що дозволяють або забороняють переривання;
- зупинки (HLT), що припиняє виконання команд мікропроцесором;
- неробочу команду (NOP), під час виконання якої лише збільшується вміст лічильника команд РС на 1;
- обслуговування переривання (RST V).
Переривання
RST V
V = 0 0 0 - RST 0
0 0 1 - RST 1
0 1 0 - RST 2
0 1 1 - RST 3
1 0 0 - RST 4
1 0 1 - RST 5
1 1 0 - RST 6
1 1 1 - RST 7
Повернення
RET
RX
RNZ C = 0 0 0
RZ 0 0 1
RNC 0 1 0
RC 0 1 1
RPO 1 0 0
RPE 1 0 1
RP 1 1 0
RM 1 1 1
Спеціальні команди
DI
EI
HLT
NOP
Рис. 6. Формати команд управління
CNZ ADDR C = 0 0 0
CZ ADDR 0 0 1
CNC ADDR 0 1 0
CC ADDR 0 1 1
CPO ADDR 1 0 0
CPE ADDR 1 0 1
CP ADDR 1 1 0
CM ADDR 1 1 1
Перехід
JMP ADDR
JX ADDR
Звернення до підпрограми
CALL ADDR
CX ADDR
JNZ ADDR C = 0 0 0
JZ ADDR 0 0 1
JNC ADDR 0 1 0
JC ADDR 0 1 1
JPO ADDR 1 0 0
JPE ADDR 1 0 1
JP ADDR 1 1 0
JM ADDR 1 1 1
У командах переходів в лічильник команд РС заноситься адреса, що міститься у другому і третьому байтах команди. В командах звертання до підпрограми спочатку адреса наступної команди (адреса повернення), що міститься у лічильнику команд РС, заноситься в стек, а потім замінюється адресою початку підпрограми з другого та третього байтів команди.
В командах повернення з підпрограми в лічильник команд РС заноситься адреса повернення (зі стека). У командах безумовного передавання управління ці маніпуляції виконуються завжди, в командах умовної передачі управління - при виконанні умови переходу (Х). Умови, їх мнемонічне позначення та двійкові коди такі :
Умови
Мнемонічне позначення
Двійковий код
Нерівність нулю (Z = 0)
NZ
0 0 0
Рівність нулю (Z = 1)
Z
0 0 1
Відсутність перенесу (С=0)
NC
0 1 0
Наявність переносу (С=1)
C
0 1 1
Непарність (Р = 0)
PO
1 0 0
Парність (Р = 1)
PE
1 0 1
Додатність (S = 0)
P
1 1 0
Від'ємність (S = 1)
M
1 1 1
В команді переходу на підпрограму обслуговування переривань RST V адреса вказується кодом VVV (вектором переривання) в третьому, четвертому та п’ятому розрядах коду операції. Адреса переходу залежно від коду VVV така :
Код VVV
Мнемонічне позначення
Адреса підпрограми
0002
RST 0
0000H
001
RST 1
0008H
010
RST 2
0010H
011
RST 3
0018H
100
RST 4
0020H
101
RST 5
0028H
110
RST 6
0030H
111
RST 7
0038H
Отже, є можливість звертання до восьми підпрограм обслуговування переривання.
1.4.4. Робота з навчально-відлагоджувальним пристроєм “Електроніка-580”
Для відлагодження програми чи дослідження виконання окремих команд мікропроцесора КР580ІК80А потрібно спочатку занести їх у пам’ять пристрою. Адреса за якою будуть заноситись шістнадцяткові коди команд, задається таким чином: натиснути кнопку ADDR на клавіатурі “Електроніка-580”, після чого задати на клавіатурі потрібну адресу, яка буде відображена на індикаторі “Адреса”, а вміст комірки пам’яті за цією адресою буде відображений на індикаторі “Дані”.
Найбільш зручно задавати адресу натиснувши попередньо кнопку RST, після чого автоматично встановлюється адреса 8200Н.
Для занесення коду команди за вибраною адресою потрібно натиснути кнопку MEM і після цього вести шістнадцятковий код з клавіатури. Для переходу до наступної комірки пам’яті потрібно натиснути кнопку NEXT.
Після занесення всіх команд потрібно перейти на початок програми натиснувши кнопку RST або задавши адресу початку програми через кнопку ADDR. Далі послідовно натискаючи кнопку STEP можна здійснювати покомандне виконання програми спостерігаючи за вмістом регістрів та комірок пам’яті. Щоб побачити вміст регістра потрібно натиснути кнопку REG. На індикаторі “Регістр” буде відображено назву регістра а на індикаторі “Дані” його вміст.
ЗАВДАННЯ
Виконується при домашній підготовці до роботи
Вивчити:
Роботу мікропроцесора КР580ІК80А;
Особливості групи команд переміщення;
Особливості арифметико/логічних команд;
Особливості команд управління.
2.2.Виконується в лабораторії
Дослідити виконання команд переміщення:
а) з безпосередньою адресою (MVI R, D8; LXI X, D16);
б) з прямою адресацією (LDA ADDR; STA ADDR; LHLD ADDR; SHLD ADDR);
в) з прямою реєстрацією (MOV R,S);
г) з непрямою адресацією за допомогою регістрової пари HL(MOV M,R; MOV R,M);
д) з непрямою адресацією за допомогою регістрових пар ВС і DE (LDAX Z; STAX Z);
Результати досліджень виконання різних команд занести в табл. 1
Таблиця 1
Адреса команди
Машинний
код
Мнемо
код
Адреси комірок пам’яті або назви регістрів, над вмістом яких виконується
операція (М або R)
Значення
вмісту
(М або R)
Коментар
Адреса М1
або
назва R1
Адреса М2 або
назва R2
М1 або R1
М2 або R2
До
вик.
Післявик.
До
вик.
Після
вик.
2.2.2.Дослідити вплив команд SUB S та ADD S на розряди регістра F при трьох різних значеннях доданків, зменшуваного та від’ємника. Результати досліджень занести в табл. 2.
Таблиця 2
Адреса
команди
Машинний
код
Мнемокод
Операнди
Значення бітів регістра F
Пер.
доданок
або
зменшу-ване
Друг.
доданок
або
від’єм-ник
Результат
До вик.
команди
Після вик.
команди
S
Z
AC
P
C
S
Z
AC
P
C
Дослідити результати виконання логічних команд ANA A,ORA A, XRA A, ANI 0C, ORI E2, XRI B5.
Результати досліджень занести в табл. 3.
Таблиця 3
Адреса
команди
Машинний
код
Мнемокод
Вміст регістра А
Значення бітів регістра F
До вик.
команди
Після вик.
команди
До вик.
команди
Після вик.
команди
S
Z
AC
P
C
S
Z
AC
P
C
Дослідити результати виконання команд CMA, CMC, STC.
Результати досліджень занести в табл. 4.
Таблиця 4
Адреса
команди
Машинний код
Мнемокод
Вміст регістра А
Біт С регістра F
Коментар
До вик.
команди
Після вик.
команди
До вик.
команди
Після вик.
команди
Дослідити виконання команд управління JMP ADDR, CALL ADDR, JZ ADDR, JNZ ADDR, JC ADDR, JNC ADDR, CNZ ADDR, CZ ADDR. Результати досліджень занести в табл. 5
Таблиця 5
Адреса
команди
Машинний код
Мнемокод
Вміст лічильника
команд РС
Значення бітів регістра F
До вик.
команди
Після вик.
команди
До вик.
команди
Після вик.
команди
S
Z
AC
P
C
S
Z
AC
P
C
ЗМІСТ ЗВІТУ
1. Мета роботи.
Структурна схема МП КР580ІК80А.
Формат слова регістра F з розшифруванням його розрядів.
Формати даних і команд.
Заповнені таблиці 1-5.
Висновки по роботі.
КОНТРОЛЬНІ ЗАПИТАННЯ
Нарисуйте структурну схему МП КР580ІК80А.
Розкажіть про призначення основних частин структури МП.
Опишіть ознаки результату, що встановлюється в регістрі F.
Розкажіть про призначення синхронізуючих та керуючих сигналів МП.
Які способи адресації використовуються в МП?
Наведіть приклади команд переміщення.
Наведіть приклади команд перетворення.
Наведіть приклади команд управління.
Розкажіть про формати даних та команд МП.
СПИСОК ЛІТЕРАТУРИ
Горбунов В. Л., Панфилов Д. И., Преснухин Л. Н. Микропроцессоры: Лабораторный практикум. - М.: Высшая школа, 1984. - 101с.
Коффрон Дж. Технические средства микропроцессорных систем. - М.: Мир, 1983. - 344с.
Самофалов К. Г. , Викторов О. В., Кузняк А. К. Микропроцессоры. - К.: Техніка, 1986. - 278с.
Гилмор Ч. Введение в микропроцессорную технику. - М.: Мир, 1984. - 334с.
Каган Б.М., Сташин В.В. Основы проектирования микропроцессорных устройств автоматики. - М.: Энергоатомиздат, 1984. - 304с.
Проектирование центрального процессора микроЭВМ семейства КР580: Методические указания к курсовому проектированию по курсу "Микропроцессорные системы ТС САПР"/ Сост. В. Г. Артюхов, А.В.Кобылинский, Н. Г. Сабодаш. - К.: КПИ, 1984. - 76с.
Навчальне видання
ДОСЛІДЖЕННЯ АРХІТЕКТУРИ
МІКРОПРОЦЕСОРА КР580ІК80А
Інструкція
до лабораторної роботи № 1
з курсу
"МІКРОПРОЦЕСОРНІ ПРИСТРОЇ"
для студентів спеціальності 7.
"Захист інформації"
Укладач Бучма Ігор Михайлович, д.т.н., проф.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора