Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2006
Тип роботи:
Інші
Предмет:
Інформаційна безпека
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
Національний університет "Львівська політехніка"
СТРУКТУРА МІКРОПРОЦЕСОРНОГО ПРИСТРОЮ
ТА ЦЕНТРАЛЬНОГО ПРОЦЕСОРА,
ВИКОНАННЯ КОМАНД МІКРОПРОЦЕСОРОМ,
РОЗРОБЛЕННЯ ТА ВИКОНАННЯ ПРОСТИХ ПРОГРАМ
ІНСТРУКЦІЯ
ДО ЛАБОРАТОРНОЇ РОБОТИ № 2 З КУРСУ
"МІКРОПРОЦЕСОРНІ ПРИСТРОЇ"
для студентів базового напряму 6.160100 “Інформаційна безпека”
Затверджено
на засіданні кафедри
"Автоматика та телемеханіка"
Протокол № 13 від 23.06.2002р.
ЛЬВІВ 2006
Структура мікропроцесорного пристрою та центрального процесора, виконання команд мікропроцесором, розроблення та виконання простих програм. Інструкція до лабораторної роботи № 2 з курсу "Мікропроцесорні пристрої" для студентів базового напряму 6.160100 “Інформаційна безпека”. /Укл. І. М. Бучма. - Львів: НУЛП, 2006. - с.16.
Укладач І.М. Бучма, докт. техн. наук., професор
Відповідальний за випуск І.М. Ковела, канд. техн. наук., доц.
Рецензенти З.Р. Мичуда, канд. техн. наук., доц.
А.Й. Наконечний, канд. техн. наук., доц.
Мета роботи – вивчити спрощену структуру мікропроцесорного пристрою, структуру центрального процесора на мікросхемах (МС) мікропроцесорного комплекту (МПК) серії КР580, виконання команд мікропроцесором КР580ІК80А, набути практичних навичок з розроблення та використання простих програм.
ТЕОРЕТИЧНИЙ ВСТУП
Мікропроцесорний пристрій – це автоматичний засіб, в якому усіма діями і процесами керує центральний процесор. Спрощена структурна схема мікропроцесорного пристрою зображена на рис. 1.
Рис. 1. Схема МП пристрою
Пристрій складається з: а) центрального процесора; б) системної шини; в) внутрішньої пам’яті: г) інтерфейсу пристроїв введення/виведення; д) самих пристроїв введення/виведення (зовнішніх пристроїв).
Центральний процесор – це пристрій перетворення даних та керування цим перетворенням, виконаний на основі мікропроцесора (МП). Часто мікропроцесор сам не може виконувати роль центрального процесора. Для цього йому потрібна допомога інших мікросхем.
При використанні мікропроцесора КР580ІК80А для побудови центрального процесора йому потрібна допомога таких мікросхем:
генератора тактових імпульсів на МС КР580ГФ24, що формує дві послідовності зсунутих за фазою імпульсів, необхідних МП для роботи;
шинні формувачі на МС КР580ВА86/87 для буферування адресної шини МП;
системний контролер на МС КР580ВК28, що виконує такі функції:
а) буферує шину даних МП; б) запам’ятовує байт стану; в) формує сигнали шини управління.
Схема центрального процесора на МС серії КР580 зображена на рис. 2.
Рис. 2. Схема центрального процесора на МС серії КР580
Входом (виходом) центрального процесора є системна шина, що є засобом зв’язку між під’єднаними до неї компонентами пристрою та центральним процесором. Системна шина – це набір провідників, по яких передаються сигнали. Вона складається з трьох шин: а) адреси; б) даних; в) управління.
Адресна шина – це група провідників, по яких передається адресний код, необхідний для однозначного визначення частини пристрою, з якою МП буде обмінюватися даними. Шина адреси однонаправлена. Це означає, що адресні сигнали передаються по ній в одному напрямку – від мікропроцесора. У МП КР580ІК80А шина адреси 16-розрядна.
Шина даних – група провідних ліній, по яких передаються дані. Шина даних двонаправлена. Це означає, що дані по шині можуть передаватися або від МП, або до нього. Але передаються дані у різних напрямках не одночасно, а почергово. У МП КР580ІК80А шина даних 8-розрядна.
Шина управління – група провідних ліній, по яких передаються сигнали, що визначають напрям передавання даних: з мікропроцесора чи до нього. По відповідних лініях цієї шини передаються такі сигнали:
INTA (interrupt acknowlidge) – підтвердження ПЕРЕРИВАННЯ;
MEMR (memory read) – ЧИТАННЯ пам’яті;
MEMW (memory write) – ЗАПИС в пам’ять;
IOR (in out read) – читання засобів ВВЕДЕННЯ/ВИВЕДЕННЯ
IOW (in out write) – запис у засоби ВВЕДЕННЯ/ВИВЕДЕННЯ
Внутрішня пам’ять МП пристрою складається з двох частин:
а) постійного запам’ятовувального пристрою (ПЗП);
б) оперативного запам’ятовувального пристрою (ОЗП).
Постійна пам’ять призначена для тимчасового зберігання програм і даних.
Оперативна пам’ять призначена для тимчасового зберігання програм, даних та результатів проміжних перетворень. У кожній комірці пам’яті зберігається одне 8-розрядне слово. Це слово може являти собою дані, команду або частину команди.
Кожна комірка пам’яті має свою адресу.
Адреса – це код, що однозначно визначає той чи інший програмно-доступний елемент МП пристрою: комірку пам’яті, регістр, тригер, вхід логічного елемента, порт зовнішнього пристрою.
Крім пам’яті МП пристрій містить зовнішні пристрої (ЗП), тобто пристрої введення/виведення (дисплей, клавіатуру, принтер, аналого-цифровий перетворювач, цифро-аналоговий перетворювач тощо).
Системна шина пристрою та ЗП зв’язані за допомогою інтерфейсу.
Термін інтерфейс використовується для позначення сукупності правил взаємодії деякої групи компонентів пристрою та правил побудови технічних засобів, що забезпечують реалізацію цієї взаємодії.
У функції інтерфейсу входять:
а) дешифрування адрес зовнішніх пристроїв та пам’яті;
б) синхронізація обміну інформацією;
в) узгодження форматів слів даних;
г) електричне узгодження сигналів та деякі інші операції.
Елементарний крок роботи МП пристрою такий: центральний процесор виймає з пам’яті код, що визнається ним за команду, потім виконує цю команду і готується до виймання коду наступної команди. Такі дії повторюються незалежно від задачі, що виконується.
Крім того, що процесор може виймати команди з пам’яті, виконувати їх, він може ще реагувати на запит ПЕРЕРИВАННЯ.
Виконання команд МП КР580ІК80А
Командний цикл
Кожна команда виконується МП за проміжок часу, що називається командним циклом, який складається з циклу ВИБИРАННЯ та циклу ВИКОНАННЯ.
Команди МП КР580ІК80А складаються з різної кількості байтів. Тому тривалості циклу ВИБИРАННЯ різні для різних команд.
Наприклад, для вибирання коду однобайтової команди ADD B необхідне одне звертання до пам’яті, а для вибирання трибайтової команди CALL ADDR - три звертання.
Тривалість циклу ВИКОНАННЯ команди залежить від типу команди та способу адресації операндів.
Наприклад, для виконання команди ADD R, В з прямою регістровою адресацією не потрібно звертатися до пам’яті за операндом - він знаходиться в регістрі В МП; для виконання команди ADD R, М з непрямою адресацією необхідно один раз звернутися до пам’яті за операндом; для виконання команди CALL ADDR необхідно двічі звернутися до пам’яті для збереження у стеку 16-розрядної адреси повернення в основну програму.
Отже, тривалість командного циклу визначається кількістю звертань до пам’яті або до ЗП.
Проміжок часу, протягом якого здійснюється одне звернення до пам’яті або ЗП, називається машинним циклом (МЦ).
Отже, залежно від типу команди командний цикл складається з тієї чи іншої кількості МЦ, яка може змінюватися від 1, для однобайтових команд з прямою регістровою адресацією, до 5, для трибайтових команд. Винятком є команда DАD Z, що виконується за три МЦ, але звертання до пам’яті має місце тільки у першому циклі.
Своєю чергою, кожен МЦ складається з певної кількості тактів Т, протягом кожного з яких МП виконується одна елементарна дія (мікрооперація). Кількість тактів у МЦ залежить від команди і, залежно від типу МП, змінюється від 3 до 5
Тривалість такту задається періодом синхроімпульсів F1 і визначається як інтервал часу між фронтами двох сусідніх імпульсів послідовності F1
Типи машинних циклів
Послідовність дій в кожному МЦ визначається його типом. Першим МЦ будь-якої команди завжди є цикл ВИБИРАННЯ, протягом якого вибирається перший байт команди, що завжди є кодом операції. Адреса комірки пам’яті, з якої вибирається код операції, визначається вмістом лічильника команд РС. В цьому циклі вміст РС збільшується на 1.
Однобайтові команди з прямою регістровою адресацією виконуються протягом тільки одного МЦ ВИБИРАННЯ.
Для вибирання з пам’яті дво- або трибайтових команд крім МЦ ВИБИРАННЯ необхідно також один або два МЦ для читання другого та третього байтів команди. Вони аналогічні циклу ВИБИРАННЯ, але називаються циклами ЧИТАННЯ ПАМ’ЯТІ. Цикл ЧИТАННЯ ПАМ’ЯТІ необхідний також для вибирання операнда під час виконання команд з непрямою або прямою адресаціями.
Для запису даних або зберігання адрес під час виконання відповідних команд переміщення необхідні МЦ ЗАПИС В ПАМ’ЯТЬ.
В командах із звертанням до стека використовуються МЦ ЧИТАННЯ СТЕКА та ЗАПИС В СТЕК.
При виконанні команд введення/виведення використовуються цикли ВВЕДЕННЯ, ВИВЕДЕННЯ.
Для організації переривань програми та зупинки МП використовуються цикли ПЕРЕРИВАННЯ, ЗУПИНКА та ПЕРЕРИВАННЯ ПРИ ЗУПИНЦІ.
Отже, у МП КР580ІК80А є 10 різних МЦ: ВИБИРАННЯ, ЧИТАННЯ ПАМ’ЯТІ, ЗАПИС В ПАМ’ЯТЬ, ЧИТАННЯ СТЕКА, ЗАПИС В СТЕК, ВВЕДЕННЯ, ВИВЕДЕННЯ, ПЕРЕРИВАННЯ, ЗУПИНКА та ПЕРЕРИВАННЯ ПРИ ЗУПИНЦІ.
Залежно від команди МЦ з’являються в ній в тій чи іншій послідовності, але першим завжди є МЦ ВИБИРАННЯ.
Приклади послідовностей МЦ залежно від типу команди:
ADD B - М1 (ВИБИРАННЯ);
ADD M - М1 (ВИБИРАННЯ), М2 - (ЧИТАННЯ ПАМ’ЯТІ);
IN ADDR - М1 (ВИБИРАННЯ), М2 - (ЧИТАННЯ ПАМ’ЯТІ), М3 - (ВВІД);
CALL ADDR - - М1 (ВИБИРАННЯ), М2 - (ЧИТАННЯ ПАМ’ЯТІ), М3 - (ЧИТАННЯ ПАМ’ЯТІ); М4 - (ЗАПИС В СТЕК), М5 - (ЗАПИС В СТЕК).
Кожен МЦ МП ідентифікується за так званим байтом стану (табл.1.1), який на початку кожного МЦ видається короткочасно на ШД і супроводжується синхроімпульсом початку МЦ через вивід SYNC. Байт стану містить інформацію про подальші дії МП і використовується для формування сигналів шини управління. Значення розрядів байта стану вказано в табл. 1.2.
Байт стану видається на ШД в проміжку часу між фронтами імпульсів F2 на початку МЦ.
Тому для формування керуючих сигналів ШУ на основі байта стану його необхідно запам’ятовувати в спеціальному регістрі, що називається системним контролером. Запам’ятовування здійснюється протягом дії синхроімпульсу початку МЦ на виводі SYNC.
Послідовність тактів у машинному циклі
В кожному МЦ здійснюється одне звертання до пам’яті або до зовнішнього пристрою. Тому в першому такті Т1 машинного циклу по фронту сигналу F2 на ША виставляється адреса з РС. Одночасно на ШД видається байт стану і синхросигнал початку МЦ на вивід SYNC.
Якщо пам’ять або ЗП не готові до обміну даними з МП (READY = 0), або надійшов запит на ЗАХОПЛЕННЯ ШИН (HOLD = 1), або виконується команда HLT, то обмін даними здійснюватися не може. При цьому МП повинен перейти в стан ОЧІКУВАННЯ (WAIT), ЗАХОПЛЕННЯ ШИН (HLDA) зовнішнім пристроєм або ЗУПИНКА (HLTA).
Аналіз сигналів READY, HOLD і виконання команди HLT здійснюється за спадом сигналу F2 у другому такті T2 МЦ. В цьому ж такті вміст лічильника команд РС збільшується на 1 для адресування наступного байта. Якщо МП переходить у стан ОЧІКУВАННЯ, ЗАХОПЛЕННЯ ШИН, ЗУПИНКА, то після такту Т2 виконуються такти очікування Точ, кількість яких визначається тривалістю зовнішніх сигналів READY, HOLD, часом виконання команди HLT.
Якщо умови переходу МП до виконання тактів Точ відсутні, то МП переходить до виконання такту Т3, в якому залежно від типу МЦ здійснюється
звертання до ПАМ’ЯТІ, СТЕКА або зовнішніх пристроїв. В результаті в МП через ШД вводиться або з нього виводиться байт команди, адреси або даних.
Таблиця 1.1
Призначення розрядів байта стану МП КР580ІК80А
Розряд
ШД
Призначення
розряду
Опис стану розряду
D0
Підтвердження пере-ривання (INTA)
INTA = 1 Мікропроцесор готовий обробляти
запит на ПЕРЕРИВАННЯ
D1
Запис/виведення (W/O)
W/O = 0 Виконується МЦ ЗАПИС В
ПАМ’ЯТЬ або ВИВЕДЕННЯ
W/O = 1 Виконується МЦ ЧИТАННЯ
ПАМ’ЯТІ або ВВЕДЕННЯ
D2
Cтек (STACK)
STACK = 1 На ША видано вміст вказівника
стека SP, тобто адресу верхньої
комірки стека
D3
Підтвердження ЗУПИНКИ (HLTA)
HLTA = 1 МП перебуває у стані ЗУПИНКА
(виконується команда HLT)
D4
Виведення (OUT)
OUT = 1 На ША видано адресу пристрою,
на який здійснюється вивід
інформації (Виведення)
D5
M1
М1 = 1 Виконується перший цикл
команди (ВИБИРАННЯ)
D6
Введення (INP)
INP = 1 На ША видано адресу
зовнішнього пристрою, з якого
вводяться дані (ВВЕДЕННЯ)
D7
Читання пам’яті
(MEMR)
MEMR = 1 ШД використовується для
читання даних з пам’яті
Таблиця 1.2
Значення байта стану залежно
від типу МЦ для МП КР580ІК80А
Розряд
ШД
Призначення
розряду
Тип машинного циклу
ВИБИРАННЯ
ЧИТАННЯ
ПАМ’ЯТІ
ЗАПИС В ПАМ’ЯТЬ
ЧИТАННЯ
СТЕКА
ЗАПИС
В СТЕК
ВВЕДЕННЯ
ВИВЕДЕННЯ
ПЕРЕРИВАННЯ
ЗУПИНКА
ПЕРЕРИВАННЯ ПРИ ЗУПИНЦІ
D0
INTA
0
0
0
0
0
0
0
1
0
1
D1
1
1
0
1
0
1
0
1
1
1
D2
STACK
0
0
0
1
1
0
0
0
0
0
D3
HLTA
0
0
0
0
0
0
0
0
1
1
D4
OUT
1
0
0
0
0
0
1
0
0
0
D5
M1
1
0
0
0
0
0
0
0
1
1
D6
INP
0
0
0
0
0
1
0
0
0
0
D7
MEMR
1
1
0
1
0
1
0
0
1
0
- кружечком позначено активне значення сигналу
При цьому на виводах МП WR або DBIN формуються відповідні керуючі сигнали.
Якщо в цьому ж машинному циклі необхідно виконати якусь операцію над даними, то МП це робить у такті Т4 або Т4, Т5. Це залежить від типу команди і МЦ. В іншому ж разі МЦ закінчується на такті Т3.
Підсумовуючи сказане, наведемо розподіл дій МП за тактами:
Т1 - по фронту сигналу F2 на ША (А15...0) МП видається адреса пам’яті або зовнішнього пристрою, на ШД (D7...0) видається байт стану, на виводі SYNC з’являється синхросигнал початку машинного циклу;
Т2 - по фронту сигналу F2 з ШД знімається байт стану та закінчується синхросигнал на виводі SYNC, на ШД виставляються дані або ШД готується до приймання даних; за спадом синхросигналу F2 аналізуються рівні сигналів на входах READY, HOLD та виконання команди HLT; вміст лічильника команд РС збільшується на 1;
Точ - якщо сигнал на виході READY низького рівня (0) або на вході HOLD сигнал високого рівня (1), або виконується команда HLT, то МП переходить в один із станів WAIT (ОЧІКУВАННЯ), HLDA (ЗАХОПЛЕННЯ ШИН) або HLTA (ЗУПИНКА). У всіх цих станах виконуються такти ОЧІКУВАННЯ. В цих тактах за спадом синхросигналу F2 аналізуються сигнали на входах READY, HOLD і виконання команди HTL.
Т3 - такт виконується після такту Т2, якщо READY = 1, HOLD = 0 і не виконується команда HLT. В цьому такті з ШД в МП вводиться байт команди (цикл ВИБИРАННЯ), даних або адреси (в циклах ЧИТАННЯ ПАМ’ЯТІ, ЧИТАННЯ СТЕКА, ВВЕДЕННЯ), або команда ПЕРЕРИВАННЯ RST V (в циклі ПЕРЕРИВАННЯ), або з МП виводиться байт даних, адреси (цикли ЗАПИС В ПАМ’ЯТЬ, ЗАПИС В СТЕК, ВИВЕДЕННЯ) на ШД;
Т4, Т5 - виконується операція. Такти Т4, Т5 обидва разом або один з них Т5 можуть не виконуватися, якщо в команді не здійснюються операції над даними.
Приклад виконання дій у тактах команди ADD B показано на рис.1.3.
1.1.3 Часова діаграма виконання машинного циклу команди
Часова діаграма виконання типового МЦ показана на рис. 1.4
Тривалість такту в МП задається періодом синхроімпульсів F1, внутрішні операції ініціюються імпульсами з послідовності F2. Початок кожного МЦ (такт Т1) розпочинається появою синхроімпульсу початку машинного циклу на виводі SYNC (імпульс розпочинається по фронту синхроімпульсу F2 і закінчується по фронту наступного імпульсу F2 в такті Т2).
Протягом цього часу на ШД видається байт стану МП.
В такті Т1 фронт імпульсу F2 також викликає завантаження адреси на ША. Ця адреса зберігається до появи фронту імпульсу F2 після такту Т3 (такту Т4 може і не бути).
В такті Т2 МП по фронту імпульсу F2 знімає з ШД байт стану, і ШД готова до видавання або приймання даних, а також МП перевіряє сигнали на входах READY, HOLD та виконання команди HLT у другій половині імпульсу F2.
Якщо, наприклад, пам’ять не готова до обміну даними, то на вході READY з’являється сигнал низького рівня. При цьому МП переходить в стан WAIT (виконуються такти Точ) і видається сигнал високого рівня на лінію WAIT по фронту синхросигналу F1. МП залишається в стані WAIT доти, доки сигнал на вході READY не перейде у високий стан. Після цього наступний імпульс F1 переводить вихід WAIT в низький стан, і МП переходить до виконання такту Т3.
Рис.1.1.3. Схема виконання команди ADD В
Під час введення даних в МП в такті Т2 по фронту синхроімпульсу F2 формується сигнал високого рівня на виході DBIN (сигнал діє протягом часу між фронтами імпульсів F2 в тактах Т2 і Т3), і протягом дії імпульсу F1 в такті Т3 дані приймаються МП.
Під час виведення даних з МП по фронту сигналу F1, наступного за тактом Т2 (це може бути такт Т3 або Точ ) формується сигнал низького рівня на виводі WR, що закінчується по фронту сигналу F1 в такті Т4 або Т1 наступного МЦ. Протягом першої половини імпульсу F2 в такті Т3 записуються дані за відповідною адресою.
Всі МЦ мають такти Т1-Т3. Т4,Т5 використовуються тільки у МЦ, в яких виконуються операції над даними. Закінчивши МЦ М1, МП переходить до циклу М2 команди або до МЦ М1 наступної команди, якщо попередня команда одноциклова.
Рис. 1. 4. Часові діаграми типового МЦ МП
В останньому такті останнього МЦ команди перевіряється наявність запиту переривання INT, і якщо він є, то МП переходить до виконання МЦ М1 спеціального типу. Протягом цього циклу вміст лічильника команд РС не збільшується на 1, а видається сигнал-дозвіл ПЕРЕРИВАННЯ INTE. З пристрою, що викликав переривання, на ШД повинен бути встановлений код відповідної команди RST V, в якому вказується вектор переривання - адреса підпрограми, що обслуговує переривання.
Розглянемо програму 1, що записує числа в комірки пам’яті з адресами 8300, 8301, виймає число з комірки пам’яті за адресою 8300, інвертує його та збільшує на 1, додає його до числа з комірки пам’яті за адресою 8301 та записує результат в комірку пам’яті з адресою 8302 (табл.1.3).
У програмі всі числа подані в шістнадцятковій системі числення.
Одно-, дво- або трибайтові команди програми в пам’яті займають відповідно один, два або три байти.
Таблиця 1.3
Програма 1
Адрес
Машинний код
Мітка
Мнемокод
Коментар
8200
3E 0C
MVI A, 0C
Записати число 0С в акумулятор
8202
32 00 83
STA 8300
Записати число в комірку пам’яті з адресою 8300
8205
3E 12
MVI A, 12
Записати число 12 в акумулятор
8207
32 01 83
STA 8301
Записати число в комірку пам’яті за адресою 8301
820A
3A 00 83
LDA 8300
Одержати число з комірки пам’яті з адресою 8300
820D
2F
CMA
Інвертувати число
820E
3C
INR A
Збільшити число на 1
820F
21 01 83
LXI H, 8301
Завантажити регістрову пару
Н числом 8301
8212
86
ADD М
Додати число в акумуляторі з числом, що є в комірці пам’яті з адресою 8301
8213
23
INХ Н
Збільшити вміст пари Н на 1
8214
77
MOV M,A
Перемістити вміст акумулятора в комірку пам’яті 8302
8215
76
HLT
Зупинка
В програмі вказана початкова адреса кожної команди, і при цьому вважається, що залежно від формату команди вона в пам’яті займає від однієї до трьох послідовних комірок. При такому записі в лівому стовпці вказується лише адреса коду команди. Це зменшує обсяг запису програми та спрощує її аналіз. В розглянутій програмі використані безпосередня, пряма та непряма адресації.
Розглянемо програму 2, що аналогічна програмі 1, і використовує команди з безпосередньою та прямою адресаціями (табл.1.4).
Таблиця 1.4
Програма 2
Адрес
Машинний код
Мітка
Мнемокод
Коментар
8200
3E 0C
MVI A, 0C
Занести число 0С в регістр А
8202
32 00 83
STA, 8300
Записати число в комірку пам’яті з адресою 8300
8205
3E 12
MVI A, 12
Занести число 12 в регістр А
8207
32 01 83
STA 8301
Записати число в комірку пам’яті за адресою 8301
820A
3A 00 83
LDA 8300
Одержати число з комірки пам’яті з адресою 8300
820D
2F
CMA
Інвертувати число
820E
3C
INR A
Збільшити число на 1
820F
47
MOV В,А
Перемістити число в регістр В
8210
3A 01 83
LDA 8301
Одержати число з комірки пам’яті з адресою 8301
8213
80
ADD B
Додати числа, що знаходяться в регістрах А і В
8214
32 02 83
STA 8302
Записати число в комірку пам’яті з адресою 8302
8217
76
HLT
Зупинка
ЗАВДАННЯ
Домашня підготовка до роботи
Повторити систему і формати команд МП КР580ІК80А.
Згадати суть команд INR A(3C), DCR A(3D), ADD A(87), ANA A(A7), ORA A(B7), CMP A(BF), DAA(27).
Розглянути результати виконання програми 2, якщо за адресою 820Е буде записана одна з команд, що наведені в п.2.1. завдання. Результати виконання програми при різних командах записати в табл.2.1.
Змінити і записати програму 2 так, щоб досліджувані числа записувалися в комірках пам’яті з адресами 8310 та 8311, а результат в комірці з адресою 8308.
Розробити програму: а) збільшення на 5 числа, що записане в комірці пам’яті з адресою 8320, і збереження результату за адресою 8321 (програма 3); б) додавання чисел, записаних в комірках з адресами 8330 та 8340, та записом результату в комірці 8341 (програма 4); в) порівняння чисел, що знаходяться в комірках 8350 та 8360, і записом більшого з них в регістр В (програма 5); г) скласти програму за своєю ініціативою (програма 6).
Таблиця 2.1
Результати виконання програми
Команда , що записана за адресою 820Е
Результат виконання програми, що записаний
в комірці пам’яті з адресою 8302
При домашній підготовці
При виконанні програми
в лабораторії
INR A
DCR A
ANA A
ORA A
DAA
Робота в лабораторії
Дослідити виконання програм 1-6. Перевірити правильність одержаного результату.
Дослідити покомандний та автоматичний режими виконання програм.
ЗМІСТ ЗВІТУ
Принципова схема центрального процесора.
Заповнена таблиця 2.1.
Видозмінена програма 2 та результати досліджень.
Розроблені при домашній підготовці програми 3-6 та результати її досліджень.
Висновки по роботі.
Контрольні запитання
Нарисуйте структурну схему МП - пристрою.
Розкажіть про призначення складових частин МП - пристрою.
Нарисуйте принципову схему центрального процесора на мікросхемах мікропроцесорного комплекту серії КР580.
Розкажіть про послідовність виконання однієї з програм 1-6.
Розкажіть про типи МЦ МП КР580ІК80А.
З яких проміжків часу складається командний цикл ?
Розкажіть, що таке байт стану і яким є його призначення та використання.
В якій послідовності виконуються такти в МЦ і які дії здійснюються в кожному такті?
Розкажіть про призначення окремих бітів байта стану.
Нарисуйте часову діаграму виконання типового МЦ МП КР580ІК80А.
Список літератури
Гилмор Ч. Введение в микропроцессорную технику. - М.: Мир, 1984. -с.334.
Горбунов В.Л., Панфилов Д.И., Преснухин Л.Н. Микропроцессоры: Лабораторный практикум. - М.: Высшая школа, 1984. - с.104.
Каган Б.М., Сташин В.В. Основы проектирования микропроцессорных устройств автоматики. - М.: Энергоатомиздат, 1987. - с. 304.
Коффрон Дж. Технические средства микропроцессорных систем. - М.: Мир, 1983. -с.344.
Самофалов К.Г., Викторов О.В., Кузняк А.К. Микропроцессоры. - К.: Техніка, 1986. -с.278.
Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения. - М.: Радио и связь, 1986. -с.264.
Навчальне видання
СТРУКТУРА МІКРОПРОЦЕСОРНОГО ПРИСТРОЮ
ТА ЦЕНТРАЛЬНОГО ПРОЦЕСОРА,
ВИКОНАННЯ КОМАНД МІКРОПРОЦЕСОРОМ, РОЗРОБЛЕННЯ ТА ВИКОНАННЯ ПРОСТИХ ПРОГРАМ
ІНСТРУКЦІЯ
ДО ЛАБОРАТОРНОЇ РОБОТИ № 2
з курсу
«МІКРОПРОЦЕСОРНІ ПРИСТРОЇ»
для студентів базового напряму 6.160100
“Інформаційна безпека”
Укладач Бучма Ігор Михайлович, д.т.н., проф.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора