Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Проектування мікрокомп’ютера
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2004
Тип роботи:
Курсова робота
Предмет:
Мікропроцесорні системи
Група:
КСМ-41
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти та науки України
Національний університет “Львівська політехніка”
Курсова робота
з курсу: “Мікропроцесорні системи”
тема: “Проектування мікрокомп’ютера”
Зміст
1. Початкові дані на проектування 3
2. Загальні відомості 4
2.1 Основні технічні харакетристики мікроконтролера AT 80C5112: 5
2.2 Внутрішня структура AT83C5112 6
3. Розробка схеми електричної функціональної 11
3.1 Загальна схема мікрокомп'ютера 11
3.2 Формування магістралі адрес 11
4. Проектування принципової схеми мікрокомп'ютера 14
4.1 Вузол синхронізації 14
4.2 Вузол формування сигналу RESET 14
4.3 Зовнішня пам'ять 15
4.4 Вузли вводу/виводу 18
5. Програма початкової ініціалізації 20
5.1 Опис алгоритму 20
5.2 Блок-схема алгоритму 21
5.3 Текст програми ініціалізації 22
Висновок 30
Література 31
1. Початкові дані на проектування
1. Тип мiкропроцесора - ATMEL AT83C5112
2. Постiйна пам’ять
3. Оперативна пам’ять
4. Зовнішні периферійні пристрої
2. Загальні відомості
AT83C5112 – це високопродуктивна ROM версія (внутрішня постійна пам’ять) 8-ми бітного контролера стандарту 80C51. AT83C5112 підтримує всі стандарти серії 80С51: 256 байтний внутрішній ОЗП, 8Кб внутрішнього ПЗП, 8-ми ресурсна 4-х бітна система переривань, два таймера/лічильника. Джерела переривань - це внутрішня периферія (таймери і послідовний порт) і зовнішні виведення INT0, INT1.
Мікроконтролер AT83C5112 призначений для аналогових інтерфейсних засобів, тому він має 10-ти бітний 8-ми канальний АЦП і 5-ти канальний масив програмованих лічильників PCA.
В AT83C5112 вбудований більш вдосконалений сторожевий таймер Watchdog, послідовний порт UART з гнучким на лаштуванням роботи, який спрощує мультипроцесорне з’єднання, послідовна шина контролю SPI, підвищення обробки програмного коду в режимі Х2.
Зниження споживання живлення AT83C5112 до мінімального значення без втрати даних можливе завдяки повному статичному виконанню мікроконтролера.
AT83C5112 може працювати в 3 програмно-керованих режимах споживання живлення: Idle, Quiet, Power-down.
Завдяки додатковим функціям, які необхідні для обробки програм роботи з АЦП, швидкісного вводу/виводу AT83C5112 може використовуватись в промислових системах управління, в системах автономного управління роботехнічними засобами, в споживчих товарах та ін.
Система команд процесора MCS51ориентирована на розв'язання задач управління. В неї входять групи арифметико-логічних операцій, команд пересилки і команд управління.
Для промислового виробництва мікроконтролер AT83C5112 пропонується в 48/52 пінових корпусах.
2.1 Основні технічні харакетристики мікроконтролера AT 80C5112:
- 80C51 архитектура;
- портів вводу/виводу;
- два 16-ти бітних таймера/лічильника;
- 256 байт встроенного ОЗУ;
- 8Кб вбудованого ПЗП;
- Максимальна частота кристалу 40 МГц в стандартному режимі, 20 МГц в X2 режимі (40 МГц частота процесорного ядра);
- Пять портов: 32+2 дискретных входа/выхода;
- 5-канальный 16-битный программируемый массив счетчиков (РСА);
- Х2 здатність покращення швидкості (6 машинних циклів);
- 10-ти бітний 8-ми канальний аналогово-цифровий перетворювач;
- Асинхронний вхід скиду;
- Полнодуплексный универсальный асинхронный порт (UART), совместимый с 80C51;
- послідовна шина управління SPI
- Подвійна система синхронізації:
кристальний або керамічний осцилятор (33/40МГц);
внутрішній RS генератор;
- Система переривань:
8 ресурсних переривань;
4 переривання пріорітетних рівнів;
- Режим контролю живлення:
Пасивний режим (Idle);
Стоповий режим (Power-down);
Power-off Flag;
- Живлення: 2,7 – 5,5В
- Температурний режим: Індустріальний (-40...+85С);
- Корпус: LQFP48, PLCC52
2.2 Внутрішня структура AT83C5112
Мікропроцесорна архітектура С51 є стандартом "де-факто" в області вбудованих систем управління. Архітектура виявилася настільки вдалою, що за два десятиріччя розвитку вона не зазнала яких-небудь значних змін.
AT83C5112 – це висопродуктивний однокристальний 8-розрядний мікроконтролер серії 80С51 На рисунку 1 зображено архітектуру AT83C5112.
Рисунок 1 – Архітектура AT83C5112
AT83C5112 має високошвидкісну внутрішню центральну шину, через яку відбувається обмін інформацією усі основні блоки мікроконтролера: процесорне ядро С51, внутрішня пам’ять (ОЗП та ПЗП), блок АЦП, блок портів вводу/виводу, послівний інтерфейсний порт (SPI), сторожевий таймер WatchDog).
Процесорне ядро мікроконтролера є сумісним з ядром 8-бітних мікроконтролерів серії 80С51, наслідує всі риси цього стандарту. Ядро побудоване за CISC архітектурою.
АТ83С5112 має вбудовану постійну пам’ять об’ємом 8Кб. Це дозволяє використовувати мікроконтролер без підключення додаткової зовнішньої пам’яті, при цьому об’єм внутрішньої пам’яті достій для задач мінімальної та середньої складності.
Генератор тактових імпульсів забезпечує синхронізацію роботи всіх модулів мікроконтролера. Синхронізація може бути як зовнішня так внутрішня (за допомогою вбудованих генераторів). Генератор програмно налаштовується на різні робочі частоти. Зовнішня синхронізація може виконуватись за допомогою годинникового кварцу.
Порти вводу/виводу служать для під’єднання до мікроконтролера зовнішніх пристроїв різного призначення. Так через порти Р0 і Р2 виконується з’єднання з зовнішньою пам’яттю програм та даних. Режим роботи портів програмується за допомогою службових регістрів портів.
Послідовний інтерфейсний порт SPI дає можливість з’єднувати мікроконтролер з іншими мікро контролерами, а також з периферійними пристроями, які підтримують цей стандарт обміну інформацією. З’єднання пристроїв за допомогою SPI виконується через одну шину, в якій один пристрій буде ведучим, а інші – ведомими. Основні характеристики SPI інтерфейсу:
Повнийдуплексний 3-провідний синхронний обмін даними.
Режим роботи ведучий або ведений.
Обмін даними з передаваними першими старшим або молодшими бітами.
Чотири програмовані швидкості обміну даними.
Прапор переривання після закінчення передачі.
Активація з Idle режиму (тільки в режимі веденого)
Аналогово цифровий перетворювач побудований на основі мікросхеми 10-бітного аналогово цифрового перетворювача T98C51RB2/RC2. До АЦП можна під’єднати 8 зовнішніх аналогових пристроїв, які будуть комутуватися до АЦП через аналоговий мультиплексом. АЦП може виконувати перетворення в 3 режимах:
стандартне перетворення (7-8 біт);
точне перетворення (8-9 біт) ;
високої точності перетворення (10 біт).
Система переривань має вісім загальних векторів переривань: два зовнішніх вектора (INT0 та INT1), два вектора від таймера (timers 0, 1), вектори послідовного порту, PCA, SPI та АЦП. Кожен вектор може встановлюватись і скидатись за допомогою спеціального регістра Interrupt Enable. Цей регістр також містить біт загального виключення переривань. Вектори переривань можуть програмуватись на чотири рівня пріоритету – від 0 (найнижчого) до 3 (найвищого).
Сторожевий таймер Watchdog представлена як метод відновлення в ситуаціях, коли процесор може зациклитись („зависнути”) при обробці блока програми. WD складається з 14 бітного лічильника і регістру скиду. По замовчуванню, при скиді мікроконтролера WD виключений. Для включення потрібно записати в регістри WDTRST та SFR значення 01EH та 0E1H відповідно. Коли система WD включена, лічильник інкрементується кожен машинний цикл і не можливо програмно виключити WD окрім команди reset. При переповненні лічильника WD генерує зовнішній скид.
На рисунку 2 зображена карта регістрів загального призначення
Рисунок 2 – Карта регістрів загального призначення
Всі регістрові команди звертаються безпосередньо до регістрів протягом одного тактового циклу. Виключенням є п'ять логічних і арифметичних операцій з константами (SBCI, SUBI, CPI і ANDI) і операція ORI між константою і вмістом регістра, і команда безпосереднього завантаження константи LDI. Ці команди використовують другу половину регістрів регістрового файла - R16..R31.
Самі загальні команди SBC, SUB, CP, AND і OR і всі інші операції між двома регістрами або з одним регістром використовують для запису результату регістровий файл.
Як показано на рисунку 2, кожному регістру відповідає адреса пам'яті даних, що відображував їх в перших 32 комірках призначеного для простору даних. Хоча вони не використовуються як фізичні комірки SRAM, така організація пам'яті забезпечує гнучке звернення до регістрів.
2.3 Функціональне призначення виводів AT83C5112
На рисунку 3 зображено умовно графічне зображення мікроконтролера AT83C5112 і його виводи, згруповані по належності до певних внутрішніх блоків.
Рисунок 3 – Умовне графічне зображення AT83C5112
Таблиця 1 – Перелік виводів мікроконтролера АТ83С5112
Мнемоніка
Тип
Назва і функція
VSS
I
Ground: OV рекомендований.
VCC
I
Power Supply: напруга живлення для normal, idle and power-down режиму.
AVSS
I
Analog Ground: OV рекомендований.
AVCC
I
Analog Power Supply: напруга живлення для normal and idle режиму АЦП
VREF
I
VREF рекомендований додатній вхід конвертора.
VPP
I
Vpp : Programming Supply Voltage: на цей пін подається 12В програмуючий імпульс, який виконує програмування EPROM та тестові методи виробника.
P1.0-P1.7
I/O
Port 1: двонаправлений 8-канальний з внутрішнім pull-ups
Альтернативні функції порту:
I/O
WR (P1.0): строб запису в зовнішню пам’ять даних
I/O
RD (P1.1): строб читання з зовнішньої пам’яті даних
I/O
ECI (P1.2): Зовнішні тактові імпульси для PCA
I/O
CEXO (P1.3): Приймання/порівняння зовнішнього I/O для PCA module 0
I/O
CEX1 (P1.4): Приймання/порівняння зовнішнього I/O для PCA module 1
I/O
CEX2 (P1.5): Приймання/порівняння зовнішнього I/O для PCA module 2
I/O
CEX3 (P1.6): Приймання/порівняння зовнішнього I/O для PCA module 3
I/O
CEX4 (P1.7): Приймання/порівняння зовнішнього I/O для PCA module 4
P3.0 - P3.7
I/O
Port 3: двонаправлений 8-канальний з внутрішнім internal pull-ups. Може бути використаний як вхід. P3.6 – працює тільки на вхід. Port 3 порт .
I/O
RXD (P3.0): Вхід послідовного порту
I/O
TXD (P3.1): Вихід послідовного порту
I/O
INTO (P3.2): Зовнішнє переривання 0
I/O
TO (P3.3): зовнішній вхід Timer 0
I/O
Port 4: є 8-бітовим двонаправленим I/O портом. Кожний біт може використовуватись для вводу CMOS або для двотактного виводу. Порт може використовуватись як порт АЦП і для осцилятора і скиду.
I/O
AINO (P4.0): Вхід АЦП 0
P4.0-P4.7
I/O
AIN1 (P4.1): Вхід АЦП 1
T1: зовнішній вхід Timer 1
I/O
AIN2 (P4.2): Вхід АЦП 2
SS: Вибір входу Slave для SPI контролера
I/O
AIN3 (P4.3): Вхід АЦП 3
INT1: Зовнішнє переривання 1
I/O
AIN4 (P4.4): Вхід АЦП 4
MISO: Master IN, Slave OUT для SPI контролера
I/O
AIN5 (P4.5): Вхід АЦП 5
MOSI: Master OUT, Slave IN для SPI контролера
I/O
AIN6 (P4.6): Вхід АЦП 6
SPSCK: Тактовий вхід I/O для SPI контролера
I/O
AIN7 (P4.7): Вхід АЦП 7
P0.0-P0.7
I/O
Port 0: є відкрито-дренажний, двонаправлений I/O порт. Піни порту 0, час запису до яких 1s, змінні і можуть бути використані як високоімпедансні входи. Порт 0 є також мультиплексованою молодшою шиною адрес і даних для доступу до зовнішньої пам’яті програм і даних.
P2.0-P2.7
I/O
Port 2: є 8-бітовим двонаправленим I/O портом. Через порт 2 може передаватись старша частина адреси на шину адрес до зовнішньої пам’яті. Коли використовується 8-ми бітна адресація, то на порт 2 видається вміст P2 SFR.
RST
I
RST: Сигнал високої напруги на цей вхід протягом двох циклів виконує скид пристрою. Якщо значення WD активує скид, то RST стає виходом на протязі часу внутрішнього скиду.
ALE
O
Address Latch Enable: Вихідний імпульс для визначення молодшої адреси для доступу до зовнішньої пам’яті програм. В нормальному режимі роботі, ALE створюється постійно 1/6 від частоти осцилятора. При доступі до зовнішньої пам’яті даних один імпульс ALE пропускається.
PSEN
O
Program Store Enable: Строб читання зовнішньої пам’яті програм. Коли виконується код з зовнішньої програмної пам’яті, PSEN активний двічі кожного машинного циклу, і навпаки, PSEN не активний протягом доступу до пам’яті даних. PSEN не активний протягом роботи з внутрішньою пам’яттю.
EA
I
External Access Enable: EA повинен бути встановлений в низький рівень для використання зовнішньої пам’яті програм, розміщених в адресному просторі більше 1FFFH.
XTAL1
I
XTAL1 : Вхід до інвертуючого підсилювача осцилятора і вхід до кола внутрішнього генератора тактових імпульсів
XTAL2
O
XTAL2 : Вихід з інвертуючого підсилювача осцилятора
Output from the inverting oscillator amplifier.
3. Розробка схеми електричної функціональної
3.1 Загальна схема мікрокомп'ютера
Завдяки тому, що мікроконтролер АТ83С5112 – це високо інтегрована мікросхема, яка має в собі основні периферійні блоки, то побудова на його основі пристроїв не вимагає великої кількості зовнішніх пристроїв. Основні вузли, які потрібно спроектувати в мікрокомп’ютері – це зовнішня пам’ять (ROM і RAM), вузли синхронізації та загального скиду, вузли вводу/виводу (в даному випадку послідовний інтерфейс RS232).
Загальна структурна схема мікрокомп'ютера представлена на рисунку 4.
Рисунок 4 – Загальна структурна схема мікрокомп'ютера
3.2 Формування магістралі адрес
АТ83С5112 має мультиплексований порт Р0 для передачі молодшої частини адреси і передачі/приймання даних, тому потрібно робити проміжне зберігання адреси, яка буде виставлятись на порт Р0. Для цього використовується регістр проміжного зберігання. Керування регістром буде виконуватись за допомогою сигналу ALE, який визначає тип переданої інформації: дані чи адреса.
Рисунок 5 – Схема формування магістралі адресу
3.3 Формування магістралі даних
В мікроконтролері АТ83С5112 дані, які потрібно передати до зовнішньої пам'яті, передаються через порт Р0. Через те, що цей порт мультиплексований з лініями молодшої частини адрес, то потрібно розрізняти тип даних. Для цього служить сигнал ALE. Спочатку на порт видається адреса, а через деякий проміжок часу видаються дані. Для визначення типу пам’яті, до якої відбувається звертання (пам’ять програм чи пам’ять даних), використовується сигнал PSEN. Завдяки цим сигналам та способу видачі даних на порт Р0 відпадає необхідність у використанні шинних формувачів для формування шини адрес. Це підвищує швидкісні характеристики роботи мікро контролера з пам’яттю, спрощує схему проектування, підвищує надійність готового виробу.
Рисунок 6 – Формування магістралі даних
3.3 Формування магістралі керування
Мікроконтролер виконує керування доступом до зовнішньої пам’яті, тому в магістраль керування входять такі сигнали: WR, RD, ALE, PSEN. Сигнали WR та RD виконують управління записом/читанням пам’яті, а сигнали ALE та PSEN визначають тип даних та пам’яті.
Рисунок 7 – Формування магістралі керування
3.4 Формування зовнішніх пристроїв вводу/виводу
До зовнішніх пристроїв вводу/виводу проектованого мікрокомп'ютера відноситься послідовний інтерфейс RS232, який дозволяє з’єднувати мікрокомп’ютер з іншими комп’ютерними системами та периферійними пристроями.
Рисунок 8 – Формування послідовного інтерфейсу RS-232
Загальна функціональна схема мікрокомп'ютера представлена в графічній частині курсового проекту.
4. Проектування принципової схеми мікрокомп'ютера
4.1 Вузол синхронізації
Вузол синхронізації мікроконтролера АТ83С5112 будується за допомогою підключення годинникового кварцу. Підключається кварц до входу XTAL1 та виходу XTAL2 інвертуючого підсилювача мікроконтролера, який працює як вбудований генератор, як показано на рисунку 7.
Рисунок 9 – Схема вузла синхронізації
При побудові вузла синхронізації додаткові зовнішні конденсатори не потрібні. Генератор оптимізований під годинниковий кварц з частотою 32,768 КГц.
4.2 Вузол формування сигналу RESET
Після включення живлення в мікроконтролері АТ83С5112 автоматично виконується операція початкового скидання, при цьому посилається сигнал скидання всій системі. Ця операція називається “power-on-reset” ”(POR), часова діаграма її виконання зображена на рисунку 10. Затримка POR забезпечує достатній час, щоб дозволити ініціювати коректно всі складові частини мікроконтролера після подачі живлення.
Рисунок 10 – Часова діаграма початкового скидання
Реалізація схеми „ручного” скиду мікроконтролера виконується за допомогою ключа К, який приєднується до входу RESET, як показано на рисунку 11.
Рисунок 11 – схема формування сигналу RESET
Щоб сигнал скиду виконався коректно потрібно утримувати низький рівень на вході RESET на протязі двох машинних циклів. Сигнал RESET має найвищий пріоритет з усіх переривань і перериває будь-яку операцію, що виконується. Лічильник команд PC після скидання встановлюється в значення 0000H і вибірка команд відбувається з зовнішньої пам'яті програм за цією адресою.
4.3 Підключення зовнішньої пам'ятя
Мікроконтролер АТ83С5112 має можливість роботи з двома типами зовнішньої пам'яті – пам'ять програм та пам'ять даних. На рисунку 12 показана схема під’єднання постійної та оперативної пам’яті до мікроконтролера. Програма початкової ініціалізації записується в постійну пам'ять. Тип мікросхеми постійної пам'яті, яка використана при проектуванні мікрокомп'ютера, - 27С512, вона має об'єм 64Кб, тобто покриває весь адресний простір, який може адресувати мікроконтролер. При цьому внутрішня постійна пам’ять відключається за допомогою сигналу EA.
Рисунок 12 – Схема під'єднання зовнішньої пам'яті до мікроконтролера
Об'єм пам'яті даних має 64Кб. Тип мікросхеми – 62512.
Часові діаграми роботи контролера з зовнішньою пам'яттю представлені на рисунках 13, 14.
Рисунок 13.а – Часова діаграма циклу читання з пам'яті програм (ROM)
Рисунок 13 – Часова діаграма циклу запису в пам'ять даних (RAM)
Рисунок 14 – Часова діаграма циклу читання з пам'яті даних (RAM)
Таким чином мікрокомп'ютер проектується з 64Кб зовнішньої постійної пам'яті та 64Кб зовнішньої оперативної пам'яті. Вибір мікросхем пам'яті відбувається за допомогою сигналу PSEN. Робочий діапазон адрес – 0000h…FFFFh.
4.4 Вузли вводу/виводу
Зв'язок мікрокомп'ютера з іншими комп'ютерними системами виконується за допомогою стандартного послідовного інтерфейсу RS-232. Схема утворення такого вузла приведена на рисунку 15.
Рисунок 15 – Схема утворення послідовного інтерфейсу мікрокомп'ютера
Рисунок 16 - Часова діаграма роботи послідовного інтерфейсу
5. Програма початкової ініціалізації
5.1 Опис алгоритму
Після включення мікрокомп'ютера або після надходження сигналу RESET вибірка першої команди виконується з пам'яті програм (внутрішньої або зовнішньої) за адресою 0000h. Програма повинна ініціалізувати основні блоки мікроконтролера на правильну роботу відповідно з його призначенням.
До основних етапів програми ініціалізації відносяться ініціалізація функціональних регістрів, налагодження обробника переривань, включення сторожевого таймера, на лаштування послідовного порта UART та АЦП. Все це виконується за допомогою занесенням відповідних значень в службові регістрі.
5.2 Блок-схема алгоритму
5.3 Текст програми ініціалізації
PSW EQU 0D0H
ACC EQU 0E0H
B EQU 0F0H
SP EQU 81H
DPL EQU 82H
DPH EQU 83H
P0 EQU 80H
P1 EQU 90H
P2 EQU 0A0H
P3 EQU 0B0H
LCOUNT EQU 020
EOT EQU 04H
RCAP2H EQU 0CBH
RCAP2L EQU 0CAH
T2CON EQU 0C8H
__START:
CLR EA
MOV SP, #LOW(__STKSTART)
CLR A
MOV PSW, A
MOV R0, #08
CLR A
MOVX @DPTR, A
INC DPTR
MOV A, DPL
MOV A, DPH
MOV P2, #00
MOV PSW, #(%REGBANK * 8)
USING %REGBANK
JMP _MAIN1
ORG 26H
_MAIN1: MOV R0, 30H
INC R0
CJNE @R0, 55H
INC R0
CJNE @R0, 0AAH
INC R0
CJNE @R0, 33H
_INIT:
;------------------------ Interrupt Vectors------------------------------------------------
ORG 0
AJMP Reset
ORG 03H
AJMP Int0
ORG 0BH
AJMP Timr0
ORG 13H
RETI
ORG 1BH
RETI
ORG 23H
RETI
ORG 0
AJMP Reset
ORG 0BH
AJMP Timr0
ORG 2Bh
SETB ADFlag
RETI
;--------------UART--------------------------------------------------------
JMP MAIN2
ORG 00H
BaudVal EQU -139
StrtVal EQU -39
XmtDat DATA 10h
BitCnt DATA 12h
TxD BIT P3.0
RxD BIT P3.1
_MAIN2: MOV SCON,#0C0H
MOV RCAP2H,#0FFH
MOV RCAP2L,#30H
MOV T2CON,#14
MOV A,#0AAH
MOV C,P
MOV TB8,C
CLR TI
_LOOP2: MOV SBUF,A
JNB TI,$
CLR TI
JMP _LOOP2
MOV Flags,#0
CLR RxFlag
MOV TCON,#00h
MOV IE,#82h
MOV LoopCnt,#16
MOV R1,#0
MOV DPTR,#Msg1
;----------------A/D---------------------------------------------------------
Reset1: MOV SP,#30h
MOV Flags,#0
MOV TCON,#00h
MOV IE,#82h
MOV DPTR,#Msg1
ACALL Mess
MOV R1,#0
Loop1: MOV A,R1
ACALL ADConv
MOV R2,A
MOV DPTR,#Msg2
ACALL Mess
MOV A,R1
ACALL PrByte
MOV DPTR,#Msg3
ACALL Mess
MOV A,R2
ACALL PrByte
INC R1
CJNE R1,#5,Loop1
MOV DPTR,#CRLF
ACALL Mess
MOV IE,#0C2h
MOV PWMP,#80h
MOV PWCM,#0
MOV PWENA,#01h
END
Висновок
Успіх микроконтролерів АТ83С5112 пояснюється можливістю простого виконання проекту з досягненням необхідного результату в найкоротші терміни, чому сприяє доступність великого числа інструментальних засобів проектування, що поставляються, як безпосередньо корпорацією Atmel, так і сторонніми виробниками. Ведучі сторонні виробники випускають повний спектр компіляторів, програматорів, асемблерів, відладчиків, роз'ємів і адаптерів. Відмінною рисою інструментальних засобів від Atmel є їхня невисока вартість.
Мікроконтролер АТ83С5112 можна використати в системах контролю за різними фізичними процесами, в системах управління роботами та автономними комп’ютерними системами.
В розробленому мікрокомп’ютері до мікроконтролера приєднано зовнішню пам’ять (пам’ять програм і пам’ять даних), що надає можливість завантажувати програми великого обсягу. З’єднання з іншими комп’ютерними системами може виконуватись за допомогою послідовного порта RS232. Розроблений мікрокомп’ютер може використовуватись в різних системах контролю, де досліджувані сигнали можуть під’єднуватись до входів вбудованого АЦП мікроконтролера.
Література
1. Конспект лекцій з курсу “Мікропроцесорні системи”(
2. http://atmel.com/
3. Цифровые и аналоговые интегральные микросхемы : Справочник / С. В. Якубовский, Л. И. Ниссельсон, В. И. Кулешова и др.; Под ред. С. В. Якубовского. – М.: Радио и связь, 1990. – 496 с.: ил
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора