Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Проектування мікропроцесорного пристрою для системи автоматичного регулювання
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра ІТП
Інформація про роботу
Рік:
1999
Тип роботи:
Інші
Предмет:
ЕОМ і МПС
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти України
Державний університет “Львівська політехніка”
Кафедра ІТП
Пояснювальна записка
до курсової роботи
з дисципліни “ЕОМ і МПС”
на тему : “Проектування мікропроцесорного пристрою для системи автоматичного регулювання”
Львів 1999 Державний Університет “ Львівська політехніка”
Кафедра: ІТП
Дисципліна : “ЕОМ і МПС”
Спеціальність :
Курс : 4 Група : ІТП - 41 Семестр : 7
Завдання на курсову роботу студента
Куліков В. М.
1.Тема роботи “Проектування мікропроцесорного пристрою для системи автоматичного регулювання”
2.Термін здачі студентом закінченої роботи 22.12.99р.
3.Вихідні дані для роботи
Рівняння цифрового фільтру : .
Розрядність АЦП: 10 розрядів.
Полярність вхідного сигналу: однополярний.
Організація обміну з АЦП : через преривання з RST 6.
Вид функціонального вузла : шинного формувача КР580ВА86.
4.Перелік графічного матеріалу
Рис. 5.2.1 Структурна схема фільтра
Рис. 5.3.1 Аналогова схема фільтра
Рис. 6.1 Структурна схема циф. фільтра
Рис. 7.1 Алгоритм програми обробки переривання
Рис.7.2.1 Алгоритм функціонування МПП
Рис. 8.1.1 Часова діаграма роботи АЦП
Рис. 8.2.1 Підключення АЦП К1113ПВ1 до МПС
Рис. 8.3.1 Підключення ЦАП К572ПА1 до МПС
5.Дата видачі завдання 21.09.99р.
Календарний план
№ П/П
Назва етапів курсового проекту (роботи)
Термін виконання етапів проектів (роботи)
Примітка
1
Ознайомлення з завданням до курсової роботи.
29.09.99р.
2
Часова дискретизація. Виведення рівняння цифрового фільтру.
19.10.99р.
3
Структурна схема МП- пристрою
21.12.99 – 24.12.99р.
4
Алгоритм функціонування МП – пристрою
5
Вибір АЦП і ЦАП
6
Програми вводу інформації з АЦП і виводу через АЦП
7
Програми цифрової обробки інформації
Студент
Керівник
Зміст
1 ЗАВДАННЯ НА КУРСОВУ РОБОТУ СТУДЕНТА 1
2 КАЛЕНДАРНИЙ ПЛАН 2
3 ВСТУП 4
4 СПЕЦИФІКАЦІЯ 4
5 ЧАСОВА ДИСКРЕТИЗАЦІЯ. ВИВЕДЕННЯ РІВНЯННЯ ЦИФРОВОГО ФІЛЬТРУ. 5
5.1 Часова дискретизація. 5
5.2 Структурна схема реалізації даного фільтру наступна: 5
5.3 Побудова аналогової схеми. 5
6 СТРУКТУРНА СХЕМА МП- ПРИСТРОЮ. 6
7 АЛГОРИТМ ФУНКЦІОНУВАННЯ МП – ПРИСТРОЮ. 7
7.1 Схема алгоритму функціонування МП-пристрою як цифрового фільтру, що описується заданим рівнянням. 7
7.2 Вибір структури представлення даних. 8
8 ВИБІР АЦП І ЦАП 10
8.1 Вибір АЦП 10
8.2 Вибір ЦАП 10
8.3 Підключення АЦП і ЦАП до МПП 10
9 ПРОГРАМИ ВВОДУ ІНФОРМАЦІЇ З АЦП І ВИВОДУ ЧЕРЕЗ АЦП 10
9.1 Підпрограма вводу 10 біт з АЦП 10
9.2 Підпрограма виводу десяти біт на ЦАП 10
10 ПРОГРАМИ ЦИФРОВОЇ ОБРОБКИ ІНФОРМАЦІЇ 10
11 СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ 10
Вступ
Важливу роль в сучасному світі відіграють системи автоматичного регулювання. Це пов‘язано з тим, що з їх допомогою зараз здійснюється управління багатьма виробничими процесами. Системи автоматичного регулювання застосовують там, де необхідна висока точність дотримання будь-яких параметрів процесу у заданих межах.
Робота систем автоматичного регулювання складається з декількох фаз:
зчитування інформації про стан об‘єкту регулювання.
обробка введеної інформації.
видача відповідних керуючих сигналів.
На практиці системи автоматичного регулювання реалізують різними методами, кожен з яких має свої переваги і недоліки. Розглянемо їх.
1. Метод апаратної реалізації. Суть його полягає в тому, що для заданої системи автоматичного регулювання складається електронна схема, яка реалізовує
задану функцію системи. Перевага даного методу – простота реалізації, велика швидкодія; недолік – схема є жорстко задана (без можливості зміни).
2. Метод реалізації з допомогою програмованого контролера. У цьому випадку схемна реалізація для різних систем залишається тою ж, але міняється програма, по якій працює контролер. Плюсом цього методу є те, що можна легко міняти програму, по якій працює контролер, а значить і функцію системи, яку він реалізує. Мінусом є нижча швидкодія.
Використання другого методу є більш перспективним, оскільки сучасні контролери стають все більш швидкими, а можливість заміни програми дозволяє значно здешевіти використання системи автоматичного регулювання.
Специфікація
МПП – мікропроцесорний пристрій;
МПС – мікропроцесорна система;
МП – мікропроцесор;
ТГ – тактовий генератор;
ПЗП – постійний запам’ятовуючий пристрій;
ОЗП – оперативний запам’ятовуючий пристрій;
СК – системний контролер;
ДШаП – дешифратор адрес пам’яті;
ДШаВВ – дешифратор адрес портів вводу виводу;
АЦП – аналогово-цифровий перетворювач;
ЦАП – цифро-аналоговий перетворювач;
СШ – системна шина.
ШД – шина даних;
ША – шина адрес;
ШК – шина керування.
ТТЛ – транзисторно–транзисторна логіка
Часова дискретизація. Виведення рівняння цифрового фільтру.
Часова дискретизація.
Необхідно дискретизувати таке рівняння , для цього використаємо наближені рівності
;
.
Виразимо yn через інші параметри даного рівняння:
або де по модулю менші одиниці.
Структурна схема реалізації даного фільтру наступна:
Рис. 5.2.1 Структурна схема фільтра
В дану схему входять такі елементи : ( - суматор, XY – помножувач, Δt – елемент затримки.
Побудова аналогової схеми.
Застосуємо до заданого рівняння перетворення Лапласа:
Використаємо Г-подібний фільтр
Виберем ,
Згідно перетворення Лапласа
, , , , .
Таким чином отримаємо схему
Рис. 5.3.1 Аналогова схема фільтра
Структурна схема МП- пристрою.
Для мікропроцесорних пристроїв характерна шинна архітектура, під якою розуміється те, що всі компоненти МП- пристрою підєднані до так званої системної шини – набору ліній, що зєднують систему.
Структурна схема можливої реалізації МП- пристрою наступна:
Де :
МП – мікропроцесор;
ТГ – тактовий генератор;
ПЗП – постійний запамятовуючий пристрій;
ОЗП – оперативний запамятовуючий пристрій;
СК – системний контролер;
ДШаП – дешифратор адрес памяті;
ДШаВВ – дешифратор адрес портів вводу-виводу;
АЦП – аналогово-цифровий перетворювач;
ЦАП – цифро-аналоговий перетворювач;
СШ – системна шина.
Системна шина розділяється на три окремі шини:
ШД – шина даних;
ША – шина адрес;
ШК – шина керування.
Лінії системної шини характеризуються напрямленістю:
ШД – двонапрямлена:
ША – однонапрямлена:
ШК – набір окремих ліній, що мають свій напрям.
За рахунок того, що виходи всіх компонент МП – пристрою підєднані до СШ, вони повинні мати крім станів, що забезпечують рівень логічного “0” і ”1” на виході, третій стан з високим вихідним опором.
Мікропроцесор в складі МП – пристрою виконує слідуючі функції: формує адреси команд, отримує команди з памяті, дешифрує їх, видає для цих команд потрібні адреси, виконує операції над даними, при необхідності записує результати в память, формує керуючі сигнали для обміну, реагує на зовнішні сигнали.
Тактовий генератор – призначений для формування необхідних синхроімпульсів для роботи МП і інших елементів МП – системи. Крім того мікросхема КР580ГФ24, яка виконує функцію ТГ, приймає участь в прийомі та видачі керуючих сигналів СШ.
Постійний запамятовуючий пристрій – служить для постійного зберігання потрібних даних і програм. У випадку даного цифрового фільтра він зберігає програму, за якою працює цифровий фільтр, а також необхідні константи.
Оперативний запамятовуючий пристрій – служить для тимчасового зберігання інформації, необхідної для розрахунків.
Системний контролер – призначений для формування сигналів керування, які не формується процесором (MEMR,MEMW,I/OR,I/OW,INTA)
ППІ – в даному МП – пристрої служить для обміну інформацією з зовнішніми пристроями АЦП і ЦАП.
Крім того, в склад МП – пристрою входять дешифратори.
Алгоритм функціонування МП – пристрою.
Схема алгоритму функціонування МП-пристрою як цифрового фільтру, що описується заданим рівнянням.
Для реалізації цифрового фільтру з функціональною залежністю, що в результаті дискретизації набула вигляду з вводом значень xn через програмне опитування може бути використаний наступний алгоритм (рис. 1) В процесі обробки запиту на переривання (який здійснюється подачею на вхід INT МП логічної 1) МП сигналом INTE=0 забороняє всі можливі запити на переривання від інших пристроїв (для даного цифрового фільтру).
Далі виконується машинний цикл переривання. В слові стану процесора при цьому INTA=1, M1=1, , MEMR=0, сигнал DBIN=1 (прийом інформації з ШД). Тобто МП читає з ШД код команди, що не вибирається ні з пам’яті ні з портів вводу/виводу. В цей момент на ШД повинен бути код команди RST N (для даного завдання RST 3). В двійоковому форматі команда RST N має вигляд 11x3x2x1111, де x3x2x1 – двійкове число N. Для RST 3 її код має вигляд 11011111.
Ця команда здійснює перехід на адресу 8*3 = 24 = 18h. Перед переходом на дану адресу здійснюється апаратне запам’ятовування адреси повернення в стек.
Алгоритм для програми обробки переривання (рис. 7.1)
Необхідність команди EI зумовлена тим, що під час обробки переривання МП переривання забороняються автоматично.
Вибір структури представлення даних.
При заданій розрядності АЦП - 10 розрядів для представлення xn і xn-1 потрібно 10 розрядів, тобто xn і xn-1 повинні виражатись двобайтним словом. Виходячи з цього, знайдемо скільки розрядів займатиме результат yn. Для заданого рівняння у вигляді , або у вигляді де коефіцієнти виберемо такі значення ( i (t, що всі коефіцієнти будуть менші одиниці по модулю. Виберемо для їх представлення по одному байту, кому зафіксуємо перед старшим розрядом.
Знайдемо тепер, скільки розрядів потрібно для представлення yn і yn-1. Оскільки дане рівняння лінійне, то припустивши, що два сусідні значення xn не можуть сильно відрізнятись, робимо наближений висновок, що максимальному xn відповідає максимальне значення yn: xmax ( ymax. Тоді можна записати з вищенаведеного припущення про xn що , , звідси . Оскільки ми вибрали такі ( і (t, що то ymax по модулю менший xmax, тобто для представлення yn і yn-1 можна взяти теж по 10 розрядів. Як було вже визначено, структура представлення даних буде наступною:
Вибір АЦП і ЦАП
У відповідності з умовами даної роботи для цифрового фільтру потрібно використати десятирозрядні ЦАП і АЦП.
При розгляді ЦАП і АЦП мають місце наступні критерії:
Час перетворення.
Похибка перетворення.
Складність застосування.
Поширеність.
Вибір АЦП
В якості мікросхеми АЦП з 10-розрядним вихідним сигналом для даного цифрового фільтра цілком підходить 10-розрядний АЦП К1113ПВ1, що має наступні характеристики:
Розрядність
10
Час перетворення, мкс.
30
Похибка, зумовлена нелінійністю, %
(0,1
К1113ПВ1 – АЦП послідовного наближення, що містить в своєму складі наступні вузли: внутрішнє джерело опорної напруги, тактовий генератор, компаратор напруг. АЦП має вихідні пристрої з трьома стабільними станами, що спрощує його спряження з сигналами МПП.
Для експлуатації мікросхеми необхідне двополярне живлення ((15 В). випускається у 18-вивідному корпусі.
Призначення виводів мікросхеми К1113ПВ1:
Виводи
Призначення
18, 1-9
Цифрові виходи D0-D9
10
+ 5 В
11
Сигнал “гашення/перетворення”
12
– 15 В
13
Аналоговий вхід
14
Аналогова земля
15
Управління зсувом нуля
16
Цифрова земля
17
Готовність даних
Включення АЦП в двополярному режимі полягає в залишенні виводу 15 відкритим.
Встановлення АЦП у вихідний стан і запуск його в режим перетворення здійснюється з допомогою входу “гашення/перетворення”. При поступанні на вхід “гашення/перетворення” рівня логічного нуля АЦП починає перетворення вхідної інформації. Через час, необхідний для перетворення на виході АЦП “готовність даних” з’являється сигнал з рівнем логічної одиниці, що сигналізує про готовність виводу даних з АЦП в МПП. МПП, прийнявши дані, встановлює на вході “гашення/перетворення” рівень логічної одиниці, що “гасить” інформацію, що є в регістрі послідовного наближення, і АЦП знову готовий до прийому, опрацювання вхідних даних
Запуск АЦП здійснюється видачею 0 в розряд 4 (сигнал “гашення/перетворення”) каналу С ППІ. По закінченні перетворення на вході “готовніть даних” з’являється сигнал логічна “1” (який відображається на 2-й біт каналу C) і підпрограма програмного опитування зчитує дані з АЦП.
Вибір ЦАП
В якості мікросхеми ЦАП для даного цифрового фільтру з десятирозрядним вихідним сигналом можна вибрати 10 – розрядний ЦАП К572ПА1.
К572ПА1 має наступні характеристиками :
Розрядність
10
Час перетворення, мкс.
5
Диференційна нелінійність, %
(1
Кількість виводів
16
Струм споживання, mA
2
Мікросхема ЦАП містить логіку керування, струмові ключі, резистивну матрицю R-2R типу. Для побудови повної схеми перетворювача потрібно до К572ПА1 підключити операційний підсилювач.
Призначення виводів ЦАП К572ПА1:
Виводи
Призначення
1,2
аналогові виходи
3
Земля
4 – 13
цифрові входи (4 – старший, 13 – молодший розряд)
14
напруга живлення
15
опорна напруга
16
вивід резистора від’ємного зворотнього зв’язку
Напруга на виході ЦАП описується рівнянням: ,
- коди представлення числа N: N=a1a2 … a10 тобто кодам відповідають напруги
000 … 00 Uвих = Uоп (1-2-10) - +Umax
011 … 11 Uвих = Uоп (2-10) - +Umin - візьмемо його за 0
100 … 00 Uвих = -Uоп (2-10) - - Umin
111 … 11 Uвих = -Uоп (1-2-10) - - Umax
Підключення АЦП і ЦАП до МПП
АЦП підключається до МПП через паралельний порт, який реалізований на мікросхемі КР580ВВ55. Нижче наведена тиблиця представляє використання інформаційних виводів паралельного порта.
Вихід
Призначення
PA0 – PA7
Молодші розряди цифрового виходу АЦП D0 – D7
PC0 і PC1
Старші розряди цифрового виходу АЦП D8 і D9 відповідно
PC2
Сигнал ”готовність даних” з АЦП
PC4
Сигнал “гашення/перетворення”
PB0 – PB7
Молодші розряди цифрового входу ЦАП D0 – D7
PC6 і PC7
Старші розряди цифрового входу ЦАП D8 і D9 відповідно
При цьому група A і В запрограмовані в режим 0, канали PA і PC0 – PC3 на ввід інформації, а PB і PC4 – PC7 на вивід.
Для програмування паралельного порту визначемо адреси портів :
FCh – порт PA
FDh – порт PB
FEh – порт PC
FFh – керуюче слово ВВ55
Структура керуюче слова КР580ВВ55 до якого підключаються АЦП і ЦАП:
Керуюче слово ініціалізації 10010001b можна ввести командами:
MVI A,91H
OUT 0FFH
Для початку перетворення необхідно подати на вхід “гашення/перетворення” АЦП сигнал логічного “0” , це можна зробити встановивши в нуль 4-й розряд порту C. Необхінді команди :
MVI A,08H
OUT 0FFH
Для гашення АЦП потрібно 4-й розряд порта С встановити в “1”, що можна зробити командами :
MVI A,09H
OUT 0FFH
Програми вводу інформації з АЦП і виводу через АЦП
Підпрограма вводу 10 біт з АЦП
Дана підпрограма вводить 10 біт з АЦП. При цьому вона перетворює введені дані в доповняльний 16-ти бітний код у внутрішньому представленні МП. Дані повертаються в регістровій парі HL.
Параметри :
Результат :
HL – двох байтне число зчитане з АЦП в доповняльному форматі.
Текст підпрограми :
INADC:
IN 0F8h ; ввід з порта А молодших біт числа xn
CMA
MOV L,A
IN 0FAh ; ввід з порта C старших 2 біт числа xn
ANI 03h ; відсікання двох молодших біт порта C
CPI 2 ; перевірка на старший біт
JC INADCexit
ORI 0FEh ; встановлює старший байт в формі 1111111x
; де x 8-й біт з введеного числа
INADCexit:
XRI 1 ; інвертує 8-й біт
MOV H,A
RET
Підпрограма виводу десяти біт на ЦАП
Дана програма вводить 10 біт в ЦАП. При цьому вона перетворює прийняті дані з доповняльного 16-ти бітного коду у внутрішньому представленні ЦАП. В регістровій парі HL зберігаються дані які потрібно вивести в ЦАП.
Параметри :
DE – двох байтне число в доповняльному форматі.
Результат :
DE – двох байтне число в форматі ЦАП.
Текст підпрограми :
OUTDAC:
; Формування двох старших біт yn
MOV A,D
XRI 1 ; інвертування 8-го біту
RLC ;
RLC ; зсув : 0-й ( 6-й і 1-й ( 7-й
MOV D,A
IN 0FEh ; введення текучого значення з порта С
ANI 3Fh ; очищення двох старших біт порта C, що
; представляють собою старші біти ЦАП
ORA D ; встановлення двох старших біт з yn
; Вивід двох старших біт yn
OUT 0FEh ; вивід 2-х старших біт в порт C
; Вивід молодшого байту yn
MOV A,E
CMA ; інвертування молодшого байту
OUT 0FDh ; вивід молодшого байту в порт B
RET
Програми цифрової обробки інформації
Програма цифрової обробки інформації повинна неодноразово виконувати наступні операції:
Множення двобайтових чисел на однобайтові
Додавання двобайтових чисел.
Для цього можна використати готові підпрограми
Підпрограма множення 16-ти розрядного додатнього цілого числа на 8-ми розрядне додатнє ціле число
На вході:
DE – 16-ти розрядне число
A – 8-ми розрядне число
Результат:
AHL = DE*A – 24-розрядне число
10
MULT:
LXI, H0
7
MVI C,8H
10
NXBIT:
DAD H
4
RAL
10
JNC NOADD
10
DAD B
7
NOADD:
ACI 0
5
DCR C
10
JNZ NXBIT
10
RET
Підпрограма додавання двох 16-ти розрядних чисел
На вході:
BC – доданок
HL – адрес другого доданку
Результат:
HL - адрес суми доданків
5
ADDON:
MOV A,E
; вхідні дані: DE, [HL]
7
ADD M
; результат : [HL-1]
7
MOV M,A
5
MOV A,D
5
INX H
7
ADC M
7
MOV M,A
10
RET
Користуючись алгоритмом програми обробки переривання і вищесказаним, програма обробки переривання буде :
10
IN 0F8H
; ввід xn з АЦП
4
CMA
;приведення формату
5
MOV L,A
10
IN 0FCH
7
ANI 0FH
7
CPI 00001000B
;розширення знаку
10
JC L1
7
ORI 11110111B
10
JMP L2
7
L1:
ANI 00000111B
5
L2:
MOV H,A
7
MOV A,5
;гашення АЦП
10
OUT 0FBH
7
MOV A,4
;перетворення АЦП
10
OUT 0FBH
10
RET
Основна програма :
MVI A, 10011000B
;ініціалізація ВВ55
OUT 0FBH
MVI A,10010000B
OUT FFH
MVI A, 05H
OUT 0FBH
; запуск АЦП
MVI A, 04H
OUT 0FBH
;
BEGIN:
16
LHLD XN
;обчислення a0xn
5
MOV A,H
7
ANI 80H
; визначення знаку xn
10
JZ PLUS1
17
CALL DOPOV
; знак мінус
4
XCHG
7
MVI A,A0
17
CALL MULT
17
CALL DOPOV
10
JMP M1
7
PLUS1
MVI A,A0
; знак плюс
4
XCHG
17
CALL MULT
16
M1:
SHLD AXN
;збереження a0xn в памяті
16
LHLD XN1
;обчислення a1xn-1
5
MOV A,H
7
ANI 80H
; визначення знаку xn-1
10
JZ PLUS2
17
CALL DOPOV
; знак мінус
7
MVI A,A0
4
XCHG
17
CALL MULT
10
JMP M2
7
PLUS2:
MVI A,A0
; знак плюс
4
XCHG
17
CALL MULT
17
CALL DOPOV
16
M2:
SHLD AXN1
;збереження a1xn-1
16
LHLD YN1
;обчислення b1yn-1
5
MOV A,H
7
ANI 80H
; визначення знаку yn-1
10
JZ PLUS3
17
CALL DOPOV
; знак мінус
4
XCHG
7
MVI A,A0
17
CALL MULT
17
CALL DOPOV
10
JMP M3
7
PLUS3
MVI A,A0
; знак плюс
4
XCHG
17
CALL MULT
4
M3:
XCHG
10
LXI H,AXN1
;обчислення a1xn-1+b1yn-1
17
CALL ADDON
16
LHLD AXN
4
XCHG
; обчислення
10
LXI H,AXN1
17
CALL ADDON
; a1xn-1+b1yn-1+ a0xn
17
CALL OUTPUT
;вивід yn
16
LHLD YN
16
SHLD YN1
;збереження yn в памяті
16
LHLD XN
16
SHLD XN1
;збереження a0xn в памяті
4
EI
4
HLT
10
JMP BEGIN
;організація циклу
Програма використовує наступні підпрограми :
Підпрограма зміни знаку двобайтного числа:
На вході:
DE – число
Результат:
DE=-DE
INVERT:
MOV A,D
5
CMA
4
MOV D,A
5
MOV A,E
5
CMA
4
MOV E,A
5
INXD
5
RET
10
Підпрограма виводу yn на ЦАП:
OUTPUT:
LHLD YN
16
MOV A,L
5
CMA
4
MOV L,A
5
MOV A,H
5
ANI 4
7
MOV A,H
5
CMA
4
JNZ L7
10
ANI 11110111B
7
JMP L8
10
L7:
ORI 00001000B
7
L8:
OUT F9H
10
MOV A,L
5
OUT FBH
10
RET
10
Обчислимо швидкісні характеристики програми.
Зведемо кількість тактів, за які виконуються програми у таблицю:
НАЗВА
Кількість тактів, необхідних для виконання програми
Число виконаних програм за цикл
Всього
Основна програма
522
1
522
MUL
485
3
1455
ADDON
53
2
106
DOPOV
43
5
215
OUTPUT
120
1
120
ОБРОБКА ПЕРЕРИВАННЯ
126
1
126
Сума N = 2545 тактів – необхідно для виконання одного циклу програми
Для тактової частоти f=2,5 МГц МП КР580ВМ80 частота видачі інформації складає fвид інф = 2,5 МГц/2545 = 982,32 Гц
За теоремою Котельникова верхня гранична частота для фільтра складає :
f = fвид інф / 2 = 490 Гц.
Висновок : в даній роботі я навчився проектувати на системи автоматичного регулювання на основі мікроконтролерів побудованих на мікросхемах серії КР580.
7. Опис реалізації шинного формувача КР580ВА86
При використанні мікропроцесорів в реальних пристроях часто буває так, що до них підключається велика кількість периферійних пристроїв. Це може викликати перевантаження шини, внаслідок чого пристрій буде працювати погано.
Також часто буває небхідно від‘є днати мікропроцесор від шини.
Для розв‘язання цих проблем можна використати шинний формувач КР580ВА86.
Призначення виводів КР580ВА86:
1..8 - А0..А7 - вхід/вихід А
9- - дозвіл передачі (0 – дозволено, 1- заборонено)
10 – GND -земля
11 – Т – напрямок передачі (0 – А-В, 1- В-А)
12..19 – В7..В0 - вхід/вихід В
20 - +5В – живлення
Необхідно використати два КР580ВА86, тому що шина адрес 16-розрядна.
Оскільки шина адрес напрямлена від мікропроцесора, то шинний формувач буде працювати в напрямку передачі від А до В
По сигналу шинний формувач відключить мікропроцесор від шини адрес.
Список використаної літератури
Якубовський С.В., Барканов Н.А., Ніссельсон Л.І., Аналогові і цифрові інтегральні мікросхеми, “Радио и Связь”, 1985р.
Алексенко А.Г., Основи мікросхемотехніки, “Советское радио”, 1977р.
Методичка до курсової роботи.
Конспекти лекцій з курсу “ЕОМ і МПС”.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора