Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Пристрій мікропроцесорної обробки аналогової інформації
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра САПР
Інформація про роботу
Рік:
2024
Тип роботи:
Курсова робота
Предмет:
Комп'ютери та мікропроцесорні системи
Група:
К
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Національний університет “Львівська політехніка”
Кафедра САПР
КУРСОВА РОБОТА
з дисципліни: “Комп’ютери і мікропроцесорні системи”
на тему:
“Пристрій мікропроцесорної обробки
аналогової інформації”
Допущено до захисту:
Львів 2004р.
ЗАВДАННЯ ДО КУРСОВОЇ РОБОТИ.
1. Тема проекту : “Пристрій мікропроцесорної обробки аналогової інформації”.
2. Термін здачі : до 20.12.2004 р.
Постановка задачі: Розробити компоненти технічного і програмного забезпечення мікропроцесорного пристрою на базі МП КР580ВМ80, який включає аналогово-цифровий і цифро-аналоговий перетворювачі і виконує функцію цифрової обробки аналогової інформації. Обробка описується заданим пропорційно інтегровано - диференціальним рівнянням, що пов’язує аналогові сигнали х(t) на вході і у(t) на виході системи.
Початкові дані будуть наступними:
функціональна залежність ;
розрядність АЦП – 8;
вхідний сигнал – одно полярний (невід’ємний);
організація обміну з АЦП – через переривання RST 2; використати режим роботи 1 мікросхеми КР580ВВ55;
побудувати ОЗП об’ємом 32К з використанням мікросхем 16386×1;
вид функціонального вузла – системний контролер з використанням КР580ВК28.
АНОТАЦІЯ.
Студент:
Курсова робота на тему “Пристрій мікропроцесорної обробки аналогової інформації”.
НУ “Львівська політехніка”.
Кафедра: САПР.
Дисципліна: “Комп’ютери і мікропроцесорні системи”.
Дана курсова робота складається з 28 сторінок, 14 таблиць, 11 схем, 2 додатків. В ній розроблено компоненти апаратного і програмного забезпечення мікропроцесорного пристрою, який включає аналого- і цифро-аналогові перетворювачі і виконує обробку за функціональною залежністю:
аналогового сигналу. Дана робота охоплює ввід і первинну обробку аналогової інформації, подальшу цифрову обробку інформації за програмою і вхідними даними, а також вивід обробленої інформації в аналоговій формі для подальшого використання.
ЗМІСТ.
ЗАВДАННЯ ДО КУРСОВОЇ РОБОТИ 2
АНОТАЦІЯ 3
ЗМІСТ 4
ПЕРЕЛІК УМОВНИХ СКОРОЧЕНЬ 5
ВСТУП 6
1. СИНТЕЗ АНАЛОГОВОЇ СХЕМИ ЦИФРОВОГО ФІЛЬТРУ 7
2. СИНТЕЗ СТРУКТУРНОЇ СХЕМИ ЦИФРОВОГО ПРИСТРОЮ 8
3. ВИБІР АЦП І ЦАП 9
3.1. ВИБІР АЦП 9
3.2. ВИБІР ЦАП 11
3.3. СТРУКТУРА ПРЕДСТАВЛЕННЯ ДАНИХ 13
4. СТРУКТУРНА СХЕМА ТА АЛГОРИТМ ФУНКЦІОНУВАННЯ МПП 15
4.1. ОПИС СТРУКТУРНОЇ СХЕМИ МПП 15
4.2. РОЗПОДІЛ АДРЕСНОГО ПРОСТОРУ 16
4.3. АЛГОРИТМ ФУНКЦІОНУВАННЯ МПП 17
5. ЗАГАЛЬНА СТРУКТУРА ПРОГРАМИ РОБОТИ МПП 19
5.1. ОПИС ПРОГРАМ ВВОДУ/ВИВОДУ 19
5.2. ОПИС ПРОГРАМИ ОБРОБКИ ІНФОРМАЦІЇ 21
5.3. ОЦІНКА ВЕРХНЬОЇ ФІНІТНОЇ ЧАСТОТИ 22
6. РЕАЛІЗАЦІЯ ОЗП ДЛЯ МПС 23
7. ОПИС ФУНКЦІОНАЛЬНОГО ВУЗЛА 24
АНАЛІЗ РЕЗУЛЬТАТІВ ТА ВИСНОВКИ 25
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ 26
ДОДАТОК 1 27
ДОДАТОК 2 28
ПЕРЕЛІК УМОВНИХ СКОРОЧЕНЬ.
МП
Мікропроцесор
МПП
Мікропроцесорний пристрій
МПС
Мікропроцесорна система
ДШВ/В
Дешифратор вводу/виводу
ДШП
Дешифратор адреси комірки пам’яті
ІС
Інтегральна схема
МК
Мікроконтролер
ГТІ
Генератор тактових імпульсів
АЦП
Аналого-цифровий перетворювач
ОЗП
Оперативний запам`ятовуючий пристрій
ОП
Операційний підсилювач
ПЗП
Постійний запам`ятовуючий пристрій
ППІ
Паралельний програмований інтерфейс
РКС
Регістр керуючого слова
СК
Системний контролер
СШ
Системна шина
ТГ
Тактовий генератор
ЦАП
Цифро-аналоговий перетворювач
ЦФ
Цифровий фільтр
ША
Шина адрес
ШД
Шина даних
ШК
Шина керування
ВСТУП.
Метою даної курсової роботи є синтез пристрою обробки аналогової інформації за допомогою мікропроцесора. Суть обробки полягає в тому, щоб перевести спочатку деякий початковий вхідний аналоговий сигнал у цифрову форму, перетворити вхідну функцію, залежно від конкретного варіанту, а потім перевести кінцеве значення обрахованої функції у аналогову форму. Зазвичай сигнал, що видається джерелом має аналогову форму, яка описується неперервною в часі функцією з миттєвими значеннями на певному інтервалі. Хоча передавання і обробка таких сигналів може здійснюватись у аналоговій формі, проте на сьогоднішній день широке застосування отримали системи передачі і обробки, в яких вхідні аналогові сигнали переводяться в цифрову форму, отримані цифрові сигнали передаються чи обробляються, на виході системи відбувається зворотне перетворення сигналів з цифрової в аналогову форму.
Цифрова форма представлення сигналів може забезпечити вищу завадостійкість, стабільність параметрів обробки при обробці сигналів, можливість побудови апаратури з використанням останніх досягнень мікроелектроніки.
Основні завдання при виконанні курсової роботи :
Поглиблення теоретичних знань в сфері технічних і програмних засобів пристроїв мікропроцесорних систем.
Набуття навичок роботи з технічною та довідниковою літературою із вибору АЦП і ЦАП.
Використання стандартних підпрограм з прикладного програмного забезпечення МП КР580ВМ80А.
Набуття навичок по розробці загальної структури МПП та по відлагодженню програмного забезпечення на мові Асемблер МП КР580ВМ80А.
1. СИНТЕЗ АНАЛОГОВОЇ СХЕМИ ЦИФРОВОГО ФІЛЬТРУ.
Пристрій, що реалізує на основі певної функціональної залежності перетворення вхідного аналогового сигналу у аналоговий вихідний сигнал називають аналоговим фільтром. Передавальна характеристика аналогового фільтру забезпечує відповідні амплітудно-частотні та фазочастотні залежності, що визначають тип фільтру.
Розглянемо задане рівняння цифрового фільтру:
, (1.1)
де x(t) - вхідний аналоговий сигнал; y(t) - вихідний аналоговий сигнал; (, ( - сталі величини. Використавши перетворення Лапласа ; отримаємо:
X(P) + P∙X(P) = Y(P)/( + Y(P)∙P/τ + X(P)/P (1.2)
Y(P)∙(1/( + P/τ) = X(P)∙(1 + P – 1/P) (1.3)
Y(P) = (1 + P - 1/P)∙X(P)/(1/( + P/τ) (1.4)
У виразі (1.4) знаменник представляє набір послідовно з’єднаних у вхідному колі опору R та ємності С. Чисельник визначає набір елементів у вихідному колі, в даному випадку R, С та L.
X(t) R Y(t)
C
L
Рис. 1.1. Аналогова схема ЦФ.
2. СИНТЕЗ СТРУКТУРНОЇ СХЕМИ ЦИФРОВОГО ПРИСТРОЮ.
Для заданого рівняння побудуємо структурну схему ЦФ. Дискретизація аналогового рівняння полягає в заміні безперервної величини її дискретними відліками і відповідними перетвореннями похідних та інтегралів. Очевидна дискретизація першої похідної - її заміна першою скінченою різницею: dx(t)/dt ( (xn – xn-1)/∆t, де ∆t - інтервал дискретизації. Аналогічні скінченні різниці використовуються при дискретизації похідних вищих порядків. Так, наприклад, похідна другого порядку може бути замінена виразом: d2x(t)/dt2 ( (xn – 2∙xn-1 + xn-2)/∆t2.
Один з способів дискретизації інтеграла полягає в його усуненні шляхом диференціювання рівняння. Інший спосіб, прямої дискретизації, пов’язаний з такими перетвореннями: ; .
В результаті часової дискретизації заданого рівняння отримаємо:
Xn + (Xn – Xn-1)/Δt = 1/(∙Yn + 1/τ∙(Yn – Yn-1)/Δt + Yn-1 + (Xn + Xn-1)∙Δt/2.
Переносимо Yn в ліву сторону, все решта в праву. Наше рівняння набуде вигляду:
Yn = aXn + bXn-1 + сYn-1, де a = , b = , с =.
Як було вище сказано реалізація ЦФ може бути апаратна і цифрова. При апаратній реалізації необхідними елементами є перемножувачі, суматори і елементи затримки. На рисунку 2.1. зображена структурна схема апаратної реалізації цифрового фільтру, який описується даним рівнянням.
a
Xn XY ∑ Yn
b
c
DL XY
Рис. 2.1. Структурна схема реалізації ЦФ, де: XY - елемент множення,
DL - елемент затримки, ( - суматор.
3. ВИБІР АЦП І ЦАП.
3.1. Вибір АЦП.
Задачею АЦ-перетворення є однозначне перетворення аналогової величини (переважно напруги) у пропорційний їй двійковий код, яке полягає у порівнянні аналогового сигналу з еталонною напругою, значення якої відомо наперед з високою точністю. В результаті цього перетворення неперервне значення вхідного сигналу змінюється найближчим значенням еталонної напруги. За класифікаційною ознакою часового розгортання процесу перетворення аналогової величини в цифрову АЦП поділяють на: послідовні, послідовного наближення, паралельні і паралельно-послідовні.
На відміну від ЦА-перетворення АЦ-перетворення є більш складним процесом і характеризується наявністю як методичних, так і апаратурних похибок.
До найважливіших параметрів та характеристик АЦП належать:
діапазон перетворення - різниця між максимальним та мінімальним значеннями вхідної напруги Uвх;
нелінійність - похибка, зумовлена відхиленням статичної характеристики АЦП від лінійної; диференційна нелінійність визначає, наскільки більша або менша реальна сходинка між сусідніми кодами характеристики від ідеальної;
час перетворення - інтервал часу від моменту заданої зміни напруги сигналом на вході АЦП до появи на його виході відповідного стійкого коду;
розрізняльна здатність - значення одиниці МР n-розрядного АЦП; вона визначається як відношення максимального значення вхідного сигналу до числа квантованих рівнів 2n.
Виходячи з критеріїв вибору мікросхем АЦП, обрано мікросхему КР572ПВ3. Головні переваги АЦП послідовного наближення - відносно низька вартість та достатня швидкодія (більше 5*104 перетворень за 1 с) при високій розділювальній здатності (до 16 біт).
Таблиця 3.1.1.
Відомості про АЦП.
Мікросхема
К1107ПВ2
К1107ПВ4
К572ПВ3
Вид перетвореня
Однократний відлік
Однократний відлік
Послідовних наближень
Час пер., t, мкс
0,1
0,03
7,5
К-ть вих.
64
64
18
Нелінійність (L
-0,5; 0,5
-1; 1
-0,5; 0,5
Абс. Похибка перетво-рень, %
-3;3
-0,1;0,1
-3;3
Розрядність
8
8
8
В результаті аналізу вище наведеної таблиці видно, що мікросхема К572ПВ3 є гіршою з точки зору швидкодії, проте задовольняє вимоги швидкодії і похибки перетворення для данної роботи, крім того, мікросхема в своєму складі має власний генератор тактових імпульсів. Кількість виводів – 18.
Преваги даного АЦП над іншими:
довжина слова рівна 8 біт, що співпадає з довжиною слова основних типів вітчізняних ВІС МП;
управління його роботою здійснюється від МП з мінімальними затратами;
часові характеристики добре співпадають з часовими характеристиками більшості ВІС;
цифрові виходи дозволяють пряме підключення до вхідних портів і шин даних МП.
Логічні схеми управління і синхронізації регламентують весь процес взаємодії АЦП із зовнішніми пристроями. Для роботи потрібно подати сигнал , . Після скидання на виході формується сигнал 10000000. По сигналу початку перетворення запускається внутрішній асинхронний ГТІ, обслуговуючий обчислювальний процес і обмін даними. В свому складі АЦП містить ЦАП, буферний регістр пам”яті з трьома станами, логічні схеми управління та синхронізації, підсилювач, регістр послідовного наближення.
Нумерація та призначення виводів мікросхеми:
1-3 –цифрові виходи 4-2;
4 –цифровий вихід 1 (MP);
5 – вихід стану;
6 – вхід управління;
7 – вхід управління ;
8 – вхід тактування CLK;
9 –цифрова земля;
10 –напруга джерела живлення Ucc;
11 –опорна напруга UREF ;
12 –вхід зміщення характеристики BOFS;
13 –аналоговий вхід UIRN;
14 –аналогова земля;
15 –цифровий вихід 8 (CP);
16-18 –цифрові виходи 7-5;.
Рис. 3.1.1. Включення АЦП К572ПВ3.
Таблиця 3.1.2.
Основні електричні параметри.
Параметр
Не менше
Не більше
Число розрядів b
8
-
Нелінійність (L, MP
-0.5
0.5
Диференціальна не лінійність (LD, MP
-0.75
0.75
Абсолютна похибка перетворення в кінцевій точці шкали (Fs, (MP)
-3
3
Вихідна напруга високого рівня , В
4
0
Вихідна напруга низького рівня , В
-
0.4
Напруга джерела живлення , В
4,75
5,25
Напруга опору UREF , В
-10,5
-9,8
Напруга зміщення нуля на виході UI0, мВ
-30
30
Час перетворення tc, мкс
-
7.5
Струми споживання Icc, мА
-
4
Значення опорів ІС по входах (вихід 13) і (вихід 12) знаходяться в межах від 6 до 3 кОм, по входу (вивід 11) – в межах від 3 до 15 кОм. Мікросхема здатна працювати як з внутрішнім так і зовнішнім ГТІ.
Крім вище згаданих показників мікросхема має і інші:
час встановленя АЦП в початковий стан (2 мкс);
час затримки зчитування даних (120 нс);
час затримки скидування даних (80 нс);
КР580ВВ55 K572ПВ3
Рис. 3.1.2. Підключення АЦП до ППІ КР580ВВ55.
3.2. Вибір ЦАП.
Серед мікросхем ЦАП, які найбільш прийнятні за швидкістю перетворення інформації, виберемо мікросхему К572ПА1.
Мікросхема перемножуючого ЦАП типу К572ПА1 (А, Б, В, Г) є універсальною структурною ланкою для побудови мікроелектронних ЦАП, АЦП і керованих кодом подільників струму. Завдяки малій споживаній потужності, достатньо високій швидкодії, можливості реалізації повного дво- і чотириквадрантного множення, невеликим габаритам ЦАП К572ПА1 знаходить широке застосування в різноманітній апаратурі.
Мікросхема ЦАП К572ПА1 призначена для перетворення 10-розрядного прямого паралельного двійкового коду на цифрових входах у струми на аналоговому виході, що пропорційний значенням коду і (або) опорної напруги. Нумерація і призначення виводів мікросхеми:
1 – аналоговий вихід 1;
2 – аналоговий вихід 2;
3 – загальний вивід;
4 – цифровий вхід 1 (СР);
5- 12 – цифрові входи 2-9;
13 – цифровий вхід 10 (МР);
14 – напруга джерела живлення;
15 – опорна напруга UREF;
16 – вивід резистора зворотнього зв'язку.
Метод перетворення передбачає сумування у відповідності з заданим значенням двійкового коду всіх розрядних струмів, зважених за двійковим законом і пропорційних значенню опорної напруги на виводі 15.
Табл. 3.2.1.
Основні характеристики ЦАП.
Характеристика
Не менше
Не більше
Число розрядів
10
(
Дифереренційна нелінійність (LD, %
К572ПА1А
-0,1
0,1
К572ПА1Б
-0,2
0,2
К572ПА1В
-0,4
0,4
К572ПА1Г
-0,8
0,8
Час встановлення вихідного струму tSі, мкс
(
5
Вихідний струм зміщення нуля IO0, мА
(
100
Абсолютна похибка перетворення в кінцевій точці шкали (FS, МР
-30
30
Струм споживання ICC, мА
(
2
Значення струмів на виводах 1 і 2 в результаті цифро-аналогового перетворення визначаються за формулами:
(8.2.1)
, (8.2.2)
де – значення двійкового розряду на цифровому вході , - інверсне значення, URЕF – значення опорної напруги. При появі на одному з виходів ЦАП напруги високого рівня струм відповідної гілки резистивної матриці поступає на вихід 1, а при подачі низького рівня – на вихід 2.
На рис.3.2.1 приведена принципова електрична схема перетворювача код-напруга, у якому використовуються два зовнішніх ОП. Схема формує напруги в межах від -UREF до UREF.
Рис. 3.2.1 Принципова електрична схема підключення ЦАП К572ПА1
Нульова напруга на виході ЦАП (центр шкали перетворення) може бути отримана шляхом підключення між виводом 2 і 15 ІС К572ПА1 резистора зсуву опором 10МОм (1024*Rекв).
Рис. 3.2.2. Схема підключення ЦАП до ППІ КР580ВВ55.
3.3. Структура представлення даних.
Структура даних, які входять в рівняння цифрового фільтра, визначається коефіцієнтами рівняння і заданою розрядністю АЦП.
Оскільки вхідний сигнал є уніполярний, розрядність АЦП дорівнює 8, то результат перетворення АЦП в залежності від вхідного сигналу подамо у вигляді таблиць:
Таблиця 3.3.1.
Відповідність вхідного цифрового та аналогового сигналу.
Вхід
Код
+Uxmax
256
+Uxmax/2
128
0
0
Результат перетворення 10-ти розрядного блоку ЦАП в залежності від цифрового коду yn вихідної напруги Uyn подано у вигляді таблиці.
Таблиця 3.3.2.
Відповідність вихідного цифрового та аналогового сигналу.
Код
Вихід ЦАП
210-1
+Uymax
29
+Uxmax/2
0
0
Підставимо залежності у рівняння ЦФ :
Uymax∙yn/28 = a∙Uxmax∙xn/28 + b∙Uхmax∙xn-1/28 + c∙Uymax∙yn-1/28,
(Uymax/Uxmax)∙yn = a∙xn + b∙xn-1 + c∙yn-1,
yn = a∙(Uxmax/Uymax)∙xn + b∙(Uxmax/Uymax)xn-1 + c∙(Uxmax/Uymax)yn-1.
Коефіцієнти ЦФ при xn, yn-1, yn-2 залежать від співвідношення напруг (Uymax/Uxmax) на вході АЦП і виході ЦАП даного МПП. Тому при аналізі структури даних ми вибрали перетворювачі з електричними параметрами (Uymax/Uxmax) = 1.
Згідно завдання, розрядність вхідного сигналу є рівною 8, тобто для представлення xn потрібно 1 байт. Для представлення вихідного сигналу yn потрібно 2 байти, оскільки при обчисленні виразу коефіцієнти рівняння можуть перевищити 1 байт. Для розміщення коефіцієнтів a, b, c достатньо одного байта, оскільки вони завжди будуть меншими за одиницю при будь-яких значеннях . Отже, структура представлення даних набуде наступного вигляду.
Таблиця 3.3.3.
Структура представлення даних.
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
а
b
с
xn
xn-1
yn
yn-1
Зазначена в таблиці 3.3.3. структура представлення даних визначає формати виконання арифметичних операцій обчислення вихідного значення цифрового фільтра.
4. СТРУКТУРНА СХЕМА ТА АЛГОРИТМ ФУНКЦІОНУВАННЯ МПП.
4.1. Опис структурної схеми МПП.
Всі компоненти МПП підімкнені до системної шини(СШ) - набору ліній, що з’єднує систему. Системна шина складається з 3 окремих шин:
1) ШД - шина даних (двоспрямована);
2) ША - шина адрес (односпрямована);
3) ШК - шина керування (набір окремих ліній).
За рахунок того, що виводи всіх компонент МПП під’єднані до СШ, вони повинні мати крім станів, що забезпечують логічний нуль чи одиничку на виході, третій стан, стан з високим вихідним опором — високоімпендансний стан.
Структурна схема реалізації проектованого МПП наведена на рис. 4.1.1:
Рис. 4.1.1. Структурна схема МПП.
Таблиця 4.1.1.
Мікросхеми МПП.
Позначення
Опис
Мікросхема
МП
Мікропроцесор
КР580ВМ80
ТГ
Тактовий генератор
КР580ГФ24
СК
Системний контролер
КР580ВК28
ППІ
Паралельний програмований інтерфейс
КР580ВВ55А
АЦП
Аналогово-цифровий перетворювач
К1108ПВ2
ЦАП
Цифро-аналоговий перетворювач
К1108ПА1
МП – формує адреси команд, видає команди з пам’яті, їх дешифрує, видає для команд потрібні адреси, виконує над ними операції – передбачені командами, при необхідності записує результат в пам’ять, формує керуючі сигнали для обміну, реагує на можливі зовнішні сигнали.
ТГ – формує синхроімпульси F1, F2 для роботи МП і інших компонент, які входять до МПП. Синхроімпульси F1, F2 мають амплітуду 12B, але відрізняються один від одного щільністю і зсунуті в часі. Крім того, мікросхема КР580ГФ24, виробляє сигнал початкового встановлення RESET і готовності даних READY, а також , за яким системний контролер фіксує слово стану процесора.
ПЗП – призначений для постійного зберігання потрібних даних і програм. У випадку даного цифрового фільтру він зберігає програму, за якою працює цифровий фільтр, а також постійні коефіцієнти.
ОЗП – використовується як тимчасовий накопичувач інформації, а саме: накопичувач кодів програми та даних, які потрібні для розрахунків.
СК – призначений для формування сигналів керування, які формуються процесором при зверненні до ЗП (MEMP, MEMW,I/OR, J/OW, INTA).
АЦП отримує на вході МПП аналоговий сигнал та перетворює його в цифровий код.
ЦАП здійснює перетворення двійкового коду у відповідний аналоговий сигнал.
В МПП присутні також і логічні елементи, шинний формувач, буферний елемент, та дешифратори адрес.
4.2. Розподіл адресного простору.
В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті (216), що визначається 16-ти розрядною адресною шиною. Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхронний обмін інформацією за даними адресами з пам’яттю (ПЗП, ОЗП) та зовнішніми пристроями.
Об’єм оперативної пам’яті в МПП повинен бути 32Кб. Але ще потрібно надати деякий адресний простір ПЗП для зберігання програми і процедури початкової ініціалізації.
Для ПЗП відведено адреси від 0000h до 0153h. Тут записані процедури ініціалізації, обробки переривання та процедура обробки сигналу. Адресація ОЗП починається з адреси 0154h і запису вхідних та вихідних даних.
Таблиця 4.2.1.
Розподіл простору адрес в МПП.
П З П
0000h
JMP INIT_
Перехід на процедуру ініціалізації
0010h
JMP INT_
Перехід на процедуру обробки переривання
0040h
DMULT_
Процедура множення двох чисел
0060h
INT_
Процедура обробки переривання
0080h
INIT_
Процедура ініціалізації
0100h
X_to_Y
Процедура обробки сигналу
0151h
a
Значення а
0152h
b
Значення b
0153h
с
Значення с
О З П
0154h
xn
Вхідний сигнал
0156h
xn-1
Попередній вхідний сигнал
0158h
yn
Вихідний сигнал
015Аh
yn-1
Попередній вихідний сигнал
05FFh
STACK
Вершина стеку, початковий SP
У нашій МПС є також два ППІ КР580ВВ55. Для звертання до каналів вводу і каналів виводу їм необхідно також присвоїти конкретні адреси. У МПС на основі МП КР580ВМ80А для зовнішніх пристроїв виділено 256 адрес. Виходячи з цього, канали вводу/виводу, а також регістри керуючих слів матимуть адреси зазначені в таблиці 4.2.2.
Таблиця 4.2.2.
Адреси портів ППІ.
Адреса для ППІ вводу
Адреса для ППІ виводу
А
0B0H
0D0H
B
0B1H
0D1H
C
0B2H
0D2H
РКС
0B3H
0D3H
Дешифратори адрес ППІ мають наступний вигляд:
Рис. 4.2.1. Дешифратори ППІ.
4.3. Алгоритм функціонування МПП.
При одночасному включенні живлення -5В; +5В і 12В (або послідовно у вказаному порядку) і поступленні тактових імпульсів на МП з ГТІ, всі регістри і прапорці МП встановлюються в довільні стани. Після цього подається з ГТІ на вхід RESET МП сигнал високого рівня тривалістю не менше 3 тактів – лічильник команд (PC), тригер дозволу переривання (вихід INTE), а також тригер підтвердження захоплення (вихід HLDA) скидаються, і мікропроцесор починає вибірку з пам’яті команд, розміщених з нульової адреси. Ввід інформації з АЦП здійснюється в режимі переривань. При готовності даних формується сигнал переривання, в результаті чого МП переходить на підпрограму обробки даного переривання. Далі відбувається ввід інформації з АЦП. Введена інформація обробляється у відповідності до заданого рівняння і виводиться у вигляді аналогового сигналу через ЦАП.
В процесі обробки запиту на переривання, яке здійснюється подачею на вхід ІNT мікропроцесора логічної одиниці, мікропроцесор сигналом INTE = 0 забороняє всі можливі запити на переривання. Далі виконується машинний цикл переривання, в якому видається керуюче слово з одиницями в INTA що означає підтвердження переривання, М1 – початок машинного циклу, W0 – запис або вихід, а MEMR = 0 – читання з пам’яті. При цьому сигнал DBIN = 1 означає прийом інформації з ШД. Тобто мікропроцесор читає з шини даних деяку інформацію, що вибирається з пам’яті чи портів. В цей момент на ШД повинен бути встановлений код команди RST 2.
Для цифрової обробки фільтра, що описується рівнянням yn = a∙xn + b∙xn-1 + c∙yn-1, з вводом значень, використовуючи RST 2.
В двійковій формі команда RST N має вигляд: 1 1 1 1 1. Для RST 2 код буде 11010111. Ця команда здійснює перехід на адресу 8*N = 8*2 = 1610 = 10H.
Алгоритм функціонування МПП зображений на рисунку 4.3.1.
Рис. 4.3.1. Алгоритм функціонування МПП. Рис. 4.3.2. Структура підпрограми
обробки переривань.
5. ЗАГАЛЬНА СТРУКТУРА ПРОГРАМИ РОБОТИ МПП.
Основна програма функціонує згідно алгоритму, наведеного на сторінці 18. Вона починається з ініціалізації мікросхеми КР580ВВ55 для обміну з ЦАП і АЦП. Після того АЦП встановлюється (після гашення) в режим перетворення вхідного сигналу. Далі викликається підпрограма цифрової обробки інформації. Основна програма має наступний вигляд:
INIT_:
7 MVI A,0В4h ;ініціалізація ВВ55 для вводу
10 OUT 0B3h
7 MVI A,080h ;ініціалізація ВВ55 для виводу
10 OUT 0D3h
7 MVI A,80h ;запуск АЦП
10 OUT 0B2h
7 MVI A,00h ;дозвіл на перетворення
10 OUT 0B2h
17 CALL X_TO_Y ;розрахунок згідно виведеної формули
END
Загальна кількість тактів, за які виконується основна програма рівна 84.
5.1. Опис програм вводу/виводу.
Згідно завдання необхідно вводити 8 і виводити 10 біт даних. Для цього використаємо дві мікросхеми КР580ВВ55. Одну запрограмуємо в режим 1 на ввід: канал А. Іншу запрограмуємо в режим 0 на вивід: канал А та молодші розряди каналу B. Для запуску АЦП будемо використовувати розряд С7 каналу С.
Таким чином керуюче слово для першого ППІ набуде вигляду:
Керуюче слово для другого ППІ має вигляд:
Код програми, що ініціалізує ППІ, має такий вигляд:
MVI A,0В4h ;ініціалізація ВВ55 для вводу
OUT 0B3h
MVI A,080h ;ініціалізація ВВ55 для виводу
OUT 0D3h
Наступним кроком для зчитування інформації буде ініціалізація АЦП. Для цього необхідно на вхід «Гашення/пертворення» АЦП подати логічну 1 для скидання та логічний 0 для запуску перетворення. Як видно зі схеми підключення АЦП, вихід «Гашення/пертворення» АЦП підключений до ППІ. Це є лінія каналу С С7. Отже, щоб ініціалізувати АЦП необхідно виконати наступну послідовність команд:
MVI A,80h ;запуск АЦП
OUT 0B2h
MOV A,00h ;дозвіл на перетворення
OUT 0B2h
Після задання режиму роботи ППІ та ініціалізації АЦП можна приступити до зчитування значення Xn з АЦП. Дані з виходу АЦП поступають в канал А.
MVI H,0
IN 0B0h
MOV L,A
Після виконання цієї послідовності команд введене Xn буде міститись в HL. Вивід результату на ЦАП виконується через канал A та молодші розряди каналу В і програмується так:
MOV A,L
OUT 0D0h ;записуємо молодший байт в порт А
MOV A,H ;записуємо старший байт в порт В
OUT 0D1h
MOV A,80h
OUT 0D2h ;дозволяємо вивід на ЦАП
5.2. Опис програми обробки інформації.
Як видно із схеми алгоритму функціонування МПП, програма цифрової обробки інформації повинна неодноразово виконувати операцію множення двобайтових чисел на однобайтові.
Підпрограма обробки переривання:
INT_:
11 PUSH PSW
11 PUSH H
16 LHLD 154h ;занесення попереднього значення Xn в комірку
16 SHLD 156h ;для Xn-1
16 LHLD 158h ;занесення значення Yn в комірку
16 SHLD 15Аh ;для Yn-1
7 MVI H,0
10 IN 0B0h
7 MOV L,A
16 SHLD 154h ;збереження в Xn
10 POP H
10 POP PSW
4 EI ;дозволити переривання
10 RET ;вихід з підпрограми
Загальна кількість тактів, за які виконується підпрограма, рівна 160.
Підпрограма множення двобайтового числа на однобайтове:
Вхідні дані: регістр DE – множене; акумулятор A – множник.
Результат: регістри A, L – добуток (A – старші розряди; L – молодші).
Підпрограма використовує регістр С.
10 DMULT_: LXI H,0
7 MVI C,8
10 NXbit: DAD H
4 RAL
10 JNC NoAdd
10 DAD D
5 NoAdd: ACI 0
10 DCR C
10 JNZ NxBit
10 RET
Загальна кількість тактів, за які виконується підпрограма, рівна 499.
Підпрограма цифрової обробки інформації.
X_TO_Y:
16 M0: LHLD 154h
5 MOV A,H
4 XCHG
13 LDA 151h
17 CALL DMULT_
16 SHLD 158h
16 LHLD 0156h
4 XCHG
13 LDA 152h
17 CALL DMULT_
4 XCHG
16 LHLD 158H
10 DAD D
16 SHLD 158h
16 LHLD 15Аh
4 XCHG
13 LDA 153h
17 CALL DMULT_
4 XCHG
16 LHLD 158h
10 DAD D
16 SHLD 158h
5 MOV A,L
10 OUT 0D0h
5 MOV A,H
10 OUT 0D1h
5 MOV A,80h
10 OUT 0D2h
10 JMP M0
Загальна кількість тактів, за які виконується підпрограма, рівна 318.
5.3. Оцінка верхньої фінітної частоти вхідного аналогового сигналу.
В таблиці 5.3.1. наведено підсумок по кількості тактів для описаних вище програм.
Таблиця 5.3.1.
Загальна кількість тактів.
Назва програми
К-сть тактів необхідних для виконання програми
Число виконань даної програми за один цикл
Кількість тактів за цикл та виконання програми
INIT_
84
1
84
DMULT_
499
3
1497
INT_
160
1
160
X_TO_Y
318
1
318
Загальна кількість тактів, за які виконується програма
2059
Для максимальної тактової частоти f = 2.5MHz для МП КР580ВМ80, частота видачі інформації складає: Гц. Теорема Котельнікова стверджує можливість представлення аналогового сигналу дискретним рядом, отриманим з АЦП, у випадку виконання умови f(t ( 2 fmax, де f(t -частота дискретизації; fmax - фінітна частота вхідного аналогового сигналу. За теоремою Котельнікова, верхня фінітна частота для фільтра складає: Гц.
6. РЕАЛІЗАЦІЯ ОЗП ДЛЯ МПС.
Згідно поставленого завдання необхідно побудувати ОЗП об’ємом 32К на базі мікросхем 16386(1. Для цього необхідно одночасно наростити розрядність та об’єм.
Визначимо, яка кількість мікросхем потрібна для нарощення розрядності за формулою: , де - розрядність пам’яті, яку треба побудувати; - розрядність однієї мікросхеми. К = 8:1=8. Об’єднаємо ці 8 мікросхем паралельно.
Визначимо, яка кількість мікросхем потрібна для нарощення об’єму, після нарощення розрядності, за формулою: , де N – потрібний об’єм пам’яті; Ni – об’єм пам’яті однієї мікросхеми. L = 32772:16386 = 2. Об’єднаємо ці 2 мікросхеми послідовно.
Отже, ми отримали загальну схему пам’яті, яка складається з 16-ти мікросхем 16386(1. Адресація комірок пам’яті для даних мікросхем наведена в таблиці 6.1. Принципова електрична схема пам’яті наведена в додатку 1.
Таблиця 6.1.
Адресація комірок пам’яті.
IС
-
A15
A14
A13
A12
А11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
0-7
Miн.
Макс.
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
8-15
Miн.
Макс.
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
7. ОПИС ФУНКЦІОНАЛЬНОГО ВУЗЛА.
Мікросхема КР580ВК28 – ситемний контролер, який використовується для фомування керуючих сигналів, для фіксації слова-стану процесора і для буферизації шини даних.
Системний контролер складається з двонаправленої буферної схеми даних, регістра стану і дешифратора керуючих сигналів.
8-мирозрядна паралельна 3-стабільна буферна схема даних приймає інформацію з каналу даних МП по виводам D7-D0 і передає в регістр стану інформацію стану, на системний канал даних по виводах DB7-DB0 видає дані в циклі запису по сигналу . В циклі читання по сигналу RC буферна схема приймає дані з системного каналу по виводах DB7-DB0 і передає по виводах D7-D0 на канал даних МП.
Рис. 7.1. Графічне позначення мікросхеми КР580ВК28.
Призначення виводів – в табл. 12.1
Вивід
Позначення
Тип виводу
Функціональне призначення виводів
1
Вхід
Стробуючий сигнал стану
2
HLDA
Вхід
Підтвердження захвату
3
Вхід
Видача інформації
4
RC
Вхід
Прийом інформації
5,7,9,11,13,16,18,20
DB4,DB7,DB3,DB2,DB0,DB1,DB5,DB6
Вихід/Вхід
Канал даних системи
6,8,10,12,15,17,19,21
D4,D7,D3,D2,D0,D1,D5,D6
Вхід/Вихід
Канал даних МП
14
GND
------
Спільний
22
Вхід
Керування передачею даних і видачою сигналів
23
Вихід
Підтвердження запиту переривання
24
Вихід
Читання з ЗП
25
Вихід
Читання з пристрою вводу/виводу
26
Вихід
Запис в ЗП
27
Вихід
Запис в пристрій вводу/виводу(ПВВ)
28
Ucc
Вхід
Напруга живлення +5В
Регістр стану по вхідному сигналу фіксує інформацію стану МП в такті Т1 кожного машинного циклу МП. Дешифратор керуючих сигналів формує один з керуючих сигналів в кожному машинному циклі: при читанні ЗП-,при запису в ЗП-,при читанні з ПВВ-, при запису в ПВВ-, при підтвердженні запису переривання - сигнал.
Асинхронний сигнал керує видачею даних з буферної схеми і керуючих сигналів з дешифратора: при напрузі низького рівня на вході буферна схема передає дані і формується один з керуючих сигналів; при напрузі високого рівня всі виходи мікросхеми переводяться в високоомний стан. Напруга високого рівня на вході HLDA переводить виводи ,, в пасивний стан (напруга високого рівня) і блокує передачу інформації через буферну схему даних. Керуючі сигнали і формуються у циклі запису у мікросхемі КР580ВК28 по сигналу .
АНАЛІЗ РЕЗУЛЬТАТІВ ТА ВИСНОВКИ.
Отже, в процесі виконання курсового проекту було розроблено компоненти технічного і програмного забезпечення мікропроцесорного пристрою, який включає аналогово-цифровий і цифро-аналоговий перетворювачі і виконує функцію лінійної системи автоматизованого регулювання, що описується заданим пропорційно-диференціальним рівнянням, яке зв’язує аналогові сигнали х(t) на вході і y(t) на виході системи. МПП був побудований на МП КР580ВМ80.
Для заданого рівняння системи регулювання було здійснено його часткову дискретизацію і отримано відповідне рівняння цифрового фільтра (ЦФ). Побудовано аналогову схему, яка відображає задане рівняння. Складено і детально описано структурну схему МПП. Складено схему алгоритму функціонування МПП. Обрано типи АЦП і ЦАП. Складено принципові схеми підключення АЦП і ЦАП до МПП. Складено на мові Асемблер мікропроцесора КР580ВМ80 програму вводу інформації через АЦП і виводу через ЦАП. Складено програму відповідної цифрової обробки інформації. Детально описано фрагмент принципової схеми реалізації функціонального вузла ПЗП. Практично засвоєно та удосконалено навики розробки мікропроцесорних систем.
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ.
1. Алексенко А.Г., Галицин А.А., Иванников А.Д. Проектирование радиоэлектронной апаратуры на микропроцесорах: Програмирование, типовые решения, методы отладки.-М.:Радио и связь,1984.
2. Майоров В.Г., Гаврилов А.И., Практический курс программирования микропроцессорных систем.-М:Машиностроение,1989.
3. Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение.-М:Енергоатомиздат,1990.
4. Коффон Д. Технические средства микропроцессорных систем: Практический курс.-М:Мир,1983.
5. Фолкенберри Л. Применение операционных усилителей и линейных ИС. – М:Мир,1985.
6. Полупроводниковые БИС запоминающих устойств: Справочник/В.В.Баранов, Н.И.Бекин,А.Ю.Гордунов и др.-М:Радио и связь,1987.
ДОДАТОК 1.
ДОДАТОК 2.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора