Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Пристрій мікропроцесорної обробки аналогової інформації
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра САПР
Інформація про роботу
Рік:
2024
Тип роботи:
Курсова робота
Предмет:
Комп'ютери та мікропроцесорні системи
Група:
К
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Національний університет “Львівська політехніка”
Кафедра САПР
КУРСОВА РОБОТА
з дисципліни: “Комп’ютери і мікропроцесорні системи”
на тему:
“Пристрій мікропроцесорної обробки
аналогової інформації”
Допущено до захисту:
Львів 200 р.
ЗАВДАННЯ ДО КУРСОВОЇ РОБОТИ.
1. Тема проекту : “Пристрій мікропроцесорної обробки аналогової інформації”.
2. Термін здачі : до 20.12.200 р.
Постановка задачі: Розробити компоненти технічного і програмного забезпечення мікропроцесорного пристрою на базі МП КР580ВМ80, який включає аналогово-цифровий і цифро-аналоговий перетворювачі і виконує функцію цифрової обробки аналогової інформації. Обробка описується заданим пропорційно інтегровано - диференціальним рівнянням, що пов’язує аналогові сигнали х(t) на вході і у(t) на виході системи.
Початкові дані будуть наступними:
функціональна залежність ;
розрядність АЦП – 8;
вхідний сигнал – дво полярний;
організація обміну з АЦП – через переривання RST 1; використати режим роботи 1 мікросхеми КР580ВВ55;
побудувати ОЗП об’ємом 2К з використанням мікросхем 256×4;
вид функціонального вузла – шинні формувачі з використанням К589АП26.
АНОТАЦІЯ.
Студент:
Курсова робота на тему “Пристрій мікропроцесорної обробки аналогової інформації”.
НУ “Львівська політехніка”.
Кафедра: САПР.
Дисципліна: “Комп’ютери і мікропроцесорні системи”.
Дана курсова робота складається з 28 сторінок, 14 таблиць, 11 схем, 2 додатків. В ній розроблено компоненти апаратного і програмного забезпечення мікропроцесорного пристрою, який включає аналого- і цифро-аналогові перетворювачі і виконує обробку за функціональною залежністю:
аналогового сигналу. Дана робота охоплює ввід і первинну обробку аналогової інформації, подальшу цифрову обробку інформації за програмою і вхідними даними, а також вивід обробленої інформації в аналоговій формі для подальшого використання.
ЗМІСТ.
ЗАВДАННЯ ДО КУРСОВОЇ РОБОТИ. 2
АНОТАЦІЯ. 3
ЗМІСТ. 4
ПЕРЕЛІК УМОВНИХ СКОРОЧЕНЬ. 5
ВСТУП. 6
1. СИНТЕЗ АНАЛОГОВОЇ СХЕМИ ЦИФРОВОГО ФІЛЬТРУ. 7
2. СИНТЕЗ СТРУКТУРНОЇ СХЕМИ ЦИФРОВОГО ПРИСТРОЮ. 8
3. ВИБІР АЦП І ЦАП. 9
3.1. Вибір АЦП. 9
3.2. Вибір ЦАП. 11
3.3. Структура представлення даних. 13
4. СТРУКТУРНА СХЕМА ТА АЛГОРИТМ ФУНКЦІОНУВАННЯ МПП. 15
4.1. Опис структурної схеми МПП. 15
4.2. Розподіл адресного простору. 16
4.3. Алгоритм функціонування МПП. 17
5. ЗАГАЛЬНА СТРУКТУРА ПРОГРАМИ РОБОТИ МПП. 19
5.1. Опис програм вводу/виводу. 19
5.2. Опис програми обробки інформації. 21
5.3 Оцінка верхньої фінітної частоти вхідного аналогового сигналу. 22
6. РЕАЛІЗАЦІЯ ОЗП ДЛЯ МПС. 23
7. ОПИС ФУНКЦІОНАЛЬНОГО ВУЗЛА. 24
АНАЛІЗ РЕЗУЛЬТАТІВ ТА ВИСНОВКИ. 25
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ. 26
ДОДАТОК 1. 27
ДОДАТОК 2. 28
ПЕРЕЛІК УМОВНИХ СКОРОЧЕНЬ.
МП
Мікропроцесор
МПП
Мікропроцесорний пристрій
МПС
Мікропроцесорна система
ДШВ/В
Дешифратор вводу/виводу
ДШП
Дешифратор адреси комірки пам’яті
ІС
Інтегральна схема
МК
Мікроконтролер
ГТІ
Генератор тактових імпульсів
АЦП
Аналого-цифровий перетворювач
ОЗП
Оперативний запам`ятовуючий пристрій
ОП
Операційний підсилювач
ПЗП
Постійний запам`ятовуючий пристрій
ППІ
Паралельний програмований інтерфейс
РКС
Регістр керуючого слова
СК
Системний контролер
СШ
Системна шина
ТГ
Тактовий генератор
ЦАП
Цифро-аналоговий перетворювач
ЦФ
Цифровий фільтр
ША
Шина адрес
ШД
Шина даних
ШК
Шина керування
ВСТУП.
Метою даної курсової роботи є синтез пристрою обробки аналогової інформації за допомогою мікропроцесора. Суть обробки полягає в тому, щоб перевести спочатку деякий початковий вхідний аналоговий сигнал у цифрову форму, перетворити вхідну функцію, залежно від конкретного варіанту, а потім перевести кінцеве значення обрахованої функції у аналогову форму. Зазвичай сигнал, що видається джерелом має аналогову форму, яка описується неперервною в часі функцією з миттєвими значеннями на певному інтервалі. Хоча передавання і обробка таких сигналів може здійснюватись у аналоговій формі, проте на сьогоднішній день широке застосування отримали системи передачі і обробки, в яких вхідні аналогові сигнали переводяться в цифрову форму, отримані цифрові сигнали передаються чи обробляються, на виході системи відбувається зворотне перетворення сигналів з цифрової в аналогову форму.
Цифрова форма представлення сигналів може забезпечити вищу завадостійкість, стабільність параметрів обробки при обробці сигналів, можливість побудови апаратури з використанням останніх досягнень мікроелектроніки.
Основні завдання при виконанні курсової роботи :
Поглиблення теоретичних знань в сфері технічних і програмних засобів пристроїв мікропроцесорних систем.
Набуття навичок роботи з технічною та довідниковою літературою із вибору АЦП і ЦАП.
Використання стандартних підпрограм з прикладного програмного забезпечення МП КР580ВМ80А.
Набуття навичок по розробці загальної структури МПП та по відлагодженню програмного забезпечення на мові Асемблер МП КР580ВМ80А.
1. СИНТЕЗ АНАЛОГОВОЇ СХЕМИ ЦИФРОВОГО ФІЛЬТРУ.
Пристрій, що реалізує на основі певної функціональної залежності перетворення вхідного аналогового сигналу у аналоговий вихідний сигнал називають аналоговим фільтром. Передавальна характеристика аналогового фільтру забезпечує відповідні амплітудно-частотні та фазово частотні залежності, що визначає тип фільтру.
Розглянемо задане рівняння цифрового фільтру :
(1.1)
де x(t) - вхідний аналоговий сигнал;
y(t) - вихідний аналоговий сигнал;
( , ω - сталі величини.
Перед побудовою аналогової схеми на основі операційних підсилювачів для функціональної залежності (1.1) необхідно виразити y(t).
(1.2)
Звиразу випливає висновок про використання трьох блоків на операційних підсилювачах для реалізації фільтру, а саме: інтегратора, суматора, інвертора.
Опишемо ці блоки:
Виконує функцію:
Схема 1.1. Інтегратор
Виконує функцію:
Схема 1.2. Суматор
Виконує функцію:
Схема 1.3. Диференціатор
Виконує функцію:
Схема 1.4. Інвертор
Схема фільтру на операційних підсилювачах буде мати вигляд:
Рис. 1.5. Аналоговий фільтр на основі операційних підсилювачів.
Цифрові методи обробки інформації оминають недоліки аналогових схем пов’язаних з зовнішніми впливами. Тому в наступному розділі розглянемо синтез цифрового фільтру.
2. СИНТЕЗ СТРУКТУРНОЇ СХЕМИ ЦИФРОВОГО ПРИСТРОЮ.
Для заданого рівняння побудуємо структурну схему ЦФ. Дискретизація аналогового рівняння полягає в заміні безперервної величини її дискретними відліками і відповідними перетвореннями похідних та інтегралів. Очевидна дискретизація першої похідної - її заміна першою скінченою різницею: dx(t)/dt ( (xn – xn-1)/∆t, де ∆t - інтервал дискретизації. Аналогічні скінченні різниці використовуються при дискретизації похідних вищих порядків. Так, наприклад, похідна другого порядку може бути замінена виразом: d2x(t)/dt2 ( (xn – 2∙xn-1 + xn-2)/∆t2.
Один з способів дискретизації інтеграла полягає в його усуненні шляхом диференціювання рівняння. Інший спосіб, прямої дискретизації, пов’язаний з такими перетвореннями: ; .
В результаті часової дискретизації заданого рівняння отримаємо:
Yn/τ = 1/τ2∙Yn-1 + Δt/τ2∙(Xn + Xn-1)/2 + 1/(2∙(Xn - Xn-1)/(t + 1/(∙(Xn – 2∙Xn-1 + Xn-2)/Δt2 + τ∙Xn
Переносимо Yn в ліву сторону, все решта в праву. Наше рівняння набуде вигляду:
Yn = aXn + bXn-1 + сXn-2 + dYn-1, де
a = , b = , с = , d = .
Як було вище сказано реалізація ЦФ може бути апаратна і цифрова. При апаратній реалізації необхідними елементами є перемножувачі, суматори і елементи затримки. На рисунку 2.1. зображена структурна схема апаратної реалізації цифрового фільтру, який описується даним рівнянням.
a
Xn XY ∑ Yn
b
d
DL XY
c
DL XY
Рис. 2.1. Структурна схема реалізації ЦФ, де: XY - елемент множення,
DL - елемент затримки, ( - суматор.
3. ВИБІР АЦП І ЦАП.
3.1. Вибір АЦП.
До найважливіших параметрів та характеристик АЦП належать:
- діапазон перетворення - різниця між максимальним та мінімальним значеннями вхідної напруги Uвх;
- нелінійність - похибка, зумовлена відхиленням статичної характеристики АЦП від лінійної; диференційна нелінійність визначає, наскільки більша або менша реальна сходинка між сусідніми кодами характеристики від ідеальної;
- час перетворення - інтервал часу від моменту заданої зміни напруги сигналом на вході АЦП до появи на його виході відповідного стійкого коду;
- розрізняльна здатність - значення одиниці МР n-розрядного АЦП; вона визначається як відношення максимального значення вхідного сигналу Uвх max до числа квантованих рівнів 2n.
АЦП послідовного наближення будують на основі ЦАП і логічної схеми, яка ним керує. Принцип роботи такого АЦП полягає у послідовному порівнянні з допомогою компаратора вхідної напруги з вихідною напругою ЦАП.
Таблиця 3.1.1.
Мікросхеми АЦП.
Мікросхема
К1107ПВ2
К1107ПВ4
К572ПВ3
Вид перетвореня
Однократний відлік
Однократний відлік
Послідовних наближень
Час пер., t, мкс
0,1
0,03
7,5
К-ть вих.
64
64
18
Нелінійність (L
-0,5; 0,5
-1; 1
-0,5; 0,5
Абс. Похибка перетво-рень, %
-3;3
-0,1;0,1
-3;3
Розрядність
8
8
8
В результаті аналізу вище наведеної таблиці видно, що мікросхема К572ПВ3 є гіршою з точки зору швидкодії, проте задовільняє вимоги швидкодії і похибки перетворення для данної роботи, крім того, мікросхема в своєму складі має власний генератор тактових імпульсів. Мікросхема являє собою АЦП послідовного наближення, виконаний по технології КМОП. Кількість виводів – 18. Преваги даного АЦП над іншими:
- довжина слова рівна 8 біт, що співпадає з довжиною слова основних типів ВІС МП;
- управління його роботою здійснюється від МП з мінімальними затратами;
- часові характеристики співпадають з часовими характеристиками більшості ВІС МП;
- цифрові виходи дозволяють пряме підключення до вхідних портів і шин даних МП.
Алгоритм перетворення АЦП реалізується за допомогою регістра послідовних наближень, що включає зсувний регістр, і регістр пам”яті на RS-трігерах. В ньому виконується операція порозрядного зсуву логічної 1 по напрямку від старших розрядів до молодших, зберігання результату перетворення і порозрядному запису станів КН при зрівнянні вхідного аналогової напруги АЦП і напруги на виході ЦАП.
Логічні схеми управління і синхронізації регламентують весь процес взаємодії АЦП із зовнішніми пристроями. Для роботи потрібно подати сигнал , . Після скидання на виході формується сигнал 10000000. По сигналу початку перетворення запускається внутрішній асинхронний ГТІ, обслуговуючий обчислювальний процес і обмін даними. В свому складі АЦП містить ЦАП, буферний регістр пам”яті з трьома станами, логічні схеми управління та синхронізації, підсилювач, регістр послідовного наближення.
Нумерація та призначення виводів мікросхеми:
1-3 –цифрові виходи 4-2;
4 –цифровий вихід 1 (MP);
5 – вихід стану;
6 – вхід управління;
7 – вхід управління ;
8 – вхід тактування CLK;
9 –цифрова земля;
10 –напруга джерела живлення Ucc;
11 –опорна напруга UREF ;
12 –вхід зміщення характеристики BOFS;
13 –аналоговий вхід UIRN;
14 –аналогова земля;
15 –цифровий вихід 8 (CP);
16-18 –цифрові виходи 7-5.
Рис. 3.1.1. Включення АЦП К572ПВ3.
Основні електричні параметри при температурі навколишнього середовища 25±10(С та максимально допустимі режими експлуатації наведено в таблиці 3.2.
Таблиця 3.1.2.
Електричні параметри К572ПВ3.
Параметр
Не менше
Не більше
Число розрядів b
8
-
Нелінійність (L, MP
-0.5
0.5
Диференціальна не лінійність (LD, MP
-0.75
0.75
Абсолютна похибка перетворення в кінцевій точці шкали (Fs, (MP)
-3
3
Вихідна напруга високого рівня , В
4
0
Вихідна напруга низького рівня , В
-
0.4
Напруга джерела живлення , В
4,75
5,25
Напруга опору UREF , В
-10,5
-9,8
Напруга зміщення нуля на виході UI0, мВ
-30
30
Час перетворення tc, мкс
-
7.5
Струми споживання Icc, мА
-
4
Рис. 3.1.2. Підключення АЦП до МПП.
3.2 Вибір типу ЦАП.
Основне призначення ЦАП – автоматичне перетворення (декодування) двійкових кодів на еквівалентні їм значення будь-якої фізичної величини (напруги або струму). В ЦАП цифрова інформація вводиться у вигляді паралельного коду перетворюваного числа, а аналогова інформація на виході представлена у вигляді одного сигналу, який є носієм інформації.
Основні параметри ЦАП:
роздільна здатність (визначається кількістю двійкових розрядів вхідного коду і характеризується можливою кількістю рівнів аналогового сигналу);
точність (визначається найбільшим значенням відхилення аналогового сигналу від розрахункового; виражається у вигляді половини рівня сигналу, яка відповідає молодшому значущому розряду);
не лінійність (максимальне відхилення лінійно наростаючої напруги від прямої лінії, що з’єднує точку 0 і максимального вихідного сигналу);
час перетворення (визначається інтервалом часу від моменту подачі цифрового коду до моменту досягнення вихідним сигналом відповідного даному коду значення).
Для вибору ЦАП розглянемо наступні мікросхеми: К572ПА1, К1118ПА2.
Таблиця 3.2.1.
Основні параметри мікросхем ЦАП
Параметри
К572ПА1
К1118ПА2
Кількість розрядів
10
10
Час перетворення, мкс
5
0.08
Режим роботи
уніполярний/біполярний
Уніполярний
Кількість виводів
16
40
Для побудови МПС мною було обрано мікросхему ЦАП К572ПА1 (схема 3.4), оскільки незважаючи на більший час перетворення, дана ВІС забезпечує біполярний режим роботи, який нам необхідний за умовою індивідуального завдання, має меншу кількість виводів, що полегшує його апаратну реалізацію на платі. Окрім того, дана мікросхема являється універсальною структурною ланкою для побудови мікроелектронних ЦАП, АЦП та керованих кодом дільників струму. Завдяки малій споживній потужності, достатньо високій швидкодії, можливості реалізації повного двократного або чотирикратного множення, невеликим габаритам ЦАП К572ПА1 знаходить широке застосування в різній апаратурі. Всі її елементи виконані на одному кристалі.
Мікросхема ЦАП К572ПА1 призначена для перетворення 10-розрядного прямого паралельного війкового коду на цифрових входах в струм на аналоговому вході, який пропорційний значенню коду та (або) опірної напруги.
В склад ІС ЦАП К572ПА1 входять прецизійна кремнієва резисторна матриця типу R-2R, підсилювачі-інвертори для керування струмовими ключами, струмові двопозиційні ключі, виконані на КМОН транзисторах.
Метод перетворення, що використовується в ЦАП К572ПА1, передбачає сумування у відповідності з заданим значенням війкового коду всіх розрядних струмів, що зважені за війковим законом та пропорційні значенню опірної напруги на виводі 15.
Таблиця 3.2.2.
Основні електричні параметри при температурі навколишнього середовища 25±10(С.
Характеристика
Не менше
Не більше
Число розрядів b
10
-
Час встановлення вихідного струму tsI, мкс
-
5
Диференціальна не лінійність (LD, %
-0.8
0.8
Абсолютна похибка перетворення в кінцевій точці шкали (Fs, (MP)
-30
30
Вихідний струм зміщення нуля IO0, мВ
-
100
Струми споживання Icc, мА
-
2
На схемі приведемо принципову електричну схему біполярного перетворювача код-напруга, в якій використовуються два зовнішніх операційні підсилювачі. Схема формує напругу в межах від –UREF до UREF. Режим біполярного перетворення реалізується через віднімання струмів та . Інвертування виконує ОП А1. На вході ОП А2 виконується їх сумування. В якості ОП в схемі використані ІС К154УД3. Напруга на виході ЦАП визначається за формулою: .
Таблиця 3.2.3.
Залежність напруги на виході ЦАП від цифрового коду на вході.
Вхідний код ЦАП
Вихідна напруга
0000000000
(1-2-10)UREF
0111111111
0.5 MP
1000000000
-0.5 MP
1111111111
-(1-2-10)UREF
Рис. 3.2.1. Схема включення ЦАП.
Нумерація та призначення виводів мікросхеми:
1 – аналоговий вихід 1; 2 – аналоговий вихід 2; 3 – загальний вивід; 4 – цифровий вхід 1 (СР); 5-12 – цифрові входи 2-9; 13 – цифровий вхід 10 (МР); 14 – напруга джерела живлення; 15 – опірна напруга; 16 – вивід резистора зворотнього зв’язку.
Рис. 3.2.1. Схема підключення ЦАП до МПП.
3.3 Структура представлення даних.
Структура представлення даних, які входять в рівняння цифрового фільтру, визначається виходом рівняння і розрядністю АЦП. При заданій розрядності АЦП – 8 розрядів та вхідним двополярним сигналом, для представлення xn потрібно 8 розрядів (один з яких знаковий). Аналогічно і xn-1, xn-2. Виходячи з цього, знайдемо, скільки розрядів займатиме результат yn.
Структура даних, які входять в рівняння цифрового фільтра, визначається коефіцієнтами рівняння і заданою розрядністю АЦП. Згідно умови завдання розрядність вхідного сигналу дорівнює 8. Оскільки результат обчислення виразу може бути більший за один байт, то результат yn, yn-1, а також і yn-2 будуть 10 розрядними. Отже структура представлення даних:
Таблиця 3.3.1.
Структура представлення даних.
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
a
b
c
d
S
xn
S
xn-1
S
xn-2
S
yn
S
yn-1
Зазначена в таблиці 3.3.1. структура представлення даних визначає формати виконання арифметичних операцій обчислення вихідного значення цифрового фільтра.
4. СТРУКТУРНА СХЕМА ТА АЛГОРИТМ ФУНКЦІОНУВАННЯ МПП.
4.1. Опис структурної схеми МПП.
Всі компоненти МПП підімкнені до системної шини(СШ) - набору ліній, що з’єднує систему. Системна шина складається з 3 окремих шин:
1) ШД - шина даних (двоспрямована);
2) ША - шина адрес (односпрямована);
3) ШК - шина керування (набір окремих ліній).
За рахунок того, що виводи всіх компонент МПП під’єднані до СШ, вони повинні мати крім станів, що забезпечують логічний нуль чи одиничку на виході, третій стан, стан з високим вихідним опором — високоімпендансний стан.
Структурна схема реалізації проектованого МПП наведена на рис. 4.1.1:
Рис. 4.1.1. Структурна схема МПП.
Таблиця 4.1.1.
Мікросхеми МПП.
Позначення
Опис
Мікросхема
МП
Мікропроцесор
КР580ВМ80
ТГ
Тактовий генератор
КР580ГФ24
СК
Системний контролер
КР580ВК28
ППІ
Паралельний програмований інтерфейс
КР580ВВ55А
АЦП
Аналогово-цифровий перетворювач
К572ПВ3
ЦАП
Цифро-аналоговий перетворювач
К572ПA1
МП – формує адреси команд, видає команди з пам’яті, їх дешифрує, видає для команд потрібні адреси, виконує над ними операції – передбачені командами, при необхідності записує результат в пам’ять, формує керуючі сигнали для обміну, реагує на можливі зовнішні сигнали.
ТГ – формує синхроімпульси F1, F2 для роботи МП і інших компонент, які входять до МПП. Синхроімпульси F1, F2 мають амплітуду 12B, але відрізняються один від одного щільністю і зсунуті в часі. Крім того, мікросхема КР580ГФ24, виробляє сигнал початкового встановлення RESET і готовності даних READY, а також , за яким системний контролер фіксує слово стану процесора.
ПЗП – призначений для постійного зберігання потрібних даних і програм. У випадку даного цифрового фільтру він зберігає програму, за якою працює цифровий фільтр, а також постійні коефіцієнти.
ОЗП – використовується як тимчасовий накопичувач інформації, а саме: накопичувач кодів програми та даних, які потрібні для розрахунків.
СК – призначений для формування сигналів керування, які формуються процесором при зверненні до ЗП (MEMP, MEMW,I/OR, J/OW, INTA).
АЦП отримує на вході МПП аналоговий сигнал та перетворює його в цифровий код.
ЦАП здійснює перетворення двійкового коду у відповідний аналоговий сигнал.
4.2. Розподіл адресного простору.
В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті (216), що визначається 16-ти розрядною адресною шиною. Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхронний обмін інформацією за даними адресами з пам’яттю (ПЗП, ОЗП) та зовнішніми пристроями.
Об’єм оперативної пам’яті в МПП повинен бути 2Кб. Але ще потрібно надати деякий адресний простір ПЗП для зберігання програми і процедури початкової ініціалізації.
Для ПЗП відведено адреси від 0000h до 0154h. Тут записані процедури ініціалізації, обробки переривання та процедура обробки сигналу. Адресація ОЗП починається з адреси 0155h і запису вхідних та вихідних даних.
Таблиця 4.2.1.
Розподіл простору адрес в МПП.
П З П
0000h
JMP INIT_
Перехід на процедуру ініціалізації
0008h
JMP INT_
Перехід на процедуру обробки переривання
0040h
DMULT_
Процедура множення двох чисел
0060h
INT_
Процедура обробки переривання
0080h
INIT_
Процедура ініціалізації
0100h
DOP
Процедура
0120h
X_to_Y
Процедура обробки сигналу
0151h
a
Значення а
0152h
b
Значення b
0153h
с
Значення с
0154h
d
Значення d
О З П
0155h
xn
Вхідний сигнал
0157h
xn-1
Попередній вхідний сигнал
0159h
xn-2
Попередній вхідний сигнал
015Bh
yn
Вихідний сигнал
015Dh
yn-1
Попередній вихідний сигнал
05FFh
STACK
Вершина стеку, початковий SP
У нашій МПС є також два ППІ КР580ВВ55. Для звертання до каналів вводу і каналів виводу їм необхідно також присвоїти конкретні адреси. У МПС на основі МП КР580ВМ80А для зовнішніх пристроїв виділено 256 адрес. Виходячи з цього, канали вводу/виводу, а також регістри керуючих слів матимуть адреси зазначені в таблиці 4.2.2.
Таблиця 4.2.2.
Адреси портів ППІ.
Адреса для ППІ вводу
Адреса для ППІ виводу
А
0B0H
0D0H
B
0B1H
0D1H
C
0B2H
0D2H
РКС
0B3H
0D3H
Дешифратори адрес ППІ мають наступний вигляд:
Рис. 4.2.1. Дешифратори ППІ.
4.3. Алгоритм функціонування МПП.
При одночасному включенні живлення -5В; +5В і 12В (або послідовно у вказаному порядку) і поступленні тактових імпульсів на МП з ГТІ, всі регістри і прапорці МП встановлюються в довільні стани. Після цього подається з ГТІ на вхід RESET МП сигнал високого рівня тривалістю не менше 3 тактів – лічильник команд (PC), тригер дозволу переривання (вихід INTE), а також тригер підтвердження захоплення (вихід HLDA) скидаються, і мікропроцесор починає вибірку з пам’яті команд, розміщених з нульової адреси. Ввід інформації з АЦП здійснюється в режимі переривань. При готовності даних формується сигнал переривання, в результаті чого МП переходить на підпрограму обробки даного переривання. Далі відбувається ввід інформації з АЦП. Введена інформація обробляється у відповідності до заданого рівняння і виводиться у вигляді аналогового сигналу через ЦАП.
В процесі обробки запиту на переривання, яке здійснюється подачею на вхід ІNT мікропроцесора логічної одиниці, мікропроцесор сигналом INTE = 0 забороняє всі можливі запити на переривання. Далі виконується машинний цикл переривання, в якому видається керуюче слово з одиницями в INTA що означає підтвердження переривання, М1 – початок машинного циклу, W0 – запис або вихід, а MEMR = 0 – читання з пам’яті. При цьому сигнал DBIN = 1 означає прийом інформації з ШД. Тобто мікропроцесор читає з шини даних деяку інформацію, що вибирається з пам’яті чи портів. В цей момент на ШД повинен бути встановлений код команди RST 1.
Для цифрової обробки фільтра, що описується рівнянням Yn = aXn + bXn-1 + сXn-2 + dYn-1, з вводом значень, використовуючи RST 1.
В двійковій формі команда RST N має вигляд: 1 1 1 1 1. Для RST 1 код буде 11001111. Ця команда здійснює перехід на адресу 8*N = 8*1 = 810 = 08h.
Алгоритм функціонування МПП зображений на рисунку 4.3.1.
Рис. 4.3.1. Алгоритм функціонування МПП. Рис. 4.3.2. Структура підпрограми
обробки переривань.
5. ЗАГАЛЬНА СТРУКТУРА ПРОГРАМИ РОБОТИ МПП.
Основна програма функціонує згідно алгоритму, наведеного на сторінці 18. Вона починається з ініціалізації мікросхеми КР580ВВ55 для обміну з ЦАП і АЦП. Після того АЦП встановлюється (після гашення) в режим перетворення вхідного сигналу. Далі викликається підпрограма цифрової обробки інформації. Основна програма має наступний вигляд:
INIT_:
7 MVI A,0В4h ;ініціалізація ВВ55 для вводу
10 OUT 0B3h
7 MVI A,080h ;ініціалізація ВВ55 для виводу
10 OUT 0D3h
7 MVI A,80h ;запуск АЦП
10 OUT 0B2h
7 MVI A,00h ;дозвіл на перетворення
10 OUT 0B2h
17 CALL X_TO_Y ;розрахунок згідно виведеної формули
END
Загальна кількість тактів, за які виконується основна програма рівна 84.
5.1. Опис програм вводу/виводу.
Згідно завдання необхідно вводити 8 і виводити 10 біт даних. Для цього використаємо дві мікросхеми КР580ВВ55. Одну запрограмуємо в режим 1 на ввід: канал А. Іншу запрограмуємо в режим 0 на вивід: канал А та молодші розряди каналу B. Для запуску АЦП будемо використовувати розряд С7 каналу С.
Таким чином керуюче слово для першого ППІ набуде вигляду:
Керуюче слово для другого ППІ має вигляд:
Код програми, що ініціалізує ППІ, має такий вигляд:
MVI A,0В4h ;ініціалізація ВВ55 для вводу
OUT 0B3h
MVI A,080h ;ініціалізація ВВ55 для виводу
OUT 0D3h
Наступним кроком для зчитування інформації буде ініціалізація АЦП. Для цього необхідно на вхід «Гашення/пертворення» АЦП подати логічну 1 для скидання та логічний 0 для запуску перетворення. Як видно зі схеми підключення АЦП, вихід «Гашення/пертворення» АЦП підключений до ППІ. Це є лінія каналу С С7. Отже, щоб ініціалізувати АЦП необхідно виконати наступну послідовність команд:
MVI A,80h ;запуск АЦП
OUT 0B2h
MOV A,00h ;дозвіл на перетворення
OUT 0B2h
Після задання режиму роботи ППІ та ініціалізації АЦП можна приступити до зчитування значення Xn з АЦП. Дані з виходу АЦП поступають в канал А.
MVI H,0
IN 0B0h
MOV L,A
Після виконання цієї послідовності команд введене Xn буде міститись в HL. Вивід результату на ЦАП виконується через канал A та молодші розряди каналу В і програмується так:
MOV A,L
OUT 0D0h ;записуємо молодший байт в порт А
MOV A,H
OUT 0D1h ;записуємо старший байт в порт В
MOV A,80h
OUT 0D2h ;дозволяємо вивід на ЦАП
5.2. Опис програми обробки інформації.
Підпрограма обробки переривання:
INT_:
11 PUSH PSW
11 PUSH H
16 LHLD 157h ;занесення попереднього значення Xn-1 в комірку
16 SHLD 159h ;для Xn-2
16 LHLD 155h ;занесення попереднього значення Xn в комірку
16 SHLD 157h ;для Xn-1
16 LHLD 15Bh ;занесення значення Yn в комірку
16 SHLD 15Dh ;для Yn-1
7 MVI H,0
10 IN 0B0h
7 MOV L,A
16 SHLD 155h ;збереження в Xn
10 POP H
10 POP PSW
4 EI ;дозволити переривання
10 RET ;вихід з підпрограми
Загальна кількість тактів, за які виконується підпрограма, рівна 192.
Підпрограма множення двобайтового числа на однобайтове:
10 DMULT_: LXI H,0
7 MVI C,8
10 NXbit: DAD H
4 RAL
10 JNC NoAdd
10 DAD D
5 NoAdd: ACI 0
10 DCR C
10 JNZ NxBit
10 RET Загальна кількість тактів, за які виконується підпрограма, рівна 499.
Підпрограма переводу 2-х байтового числа в доповнений код:
5 DOP: MOV A,H
4 CMA
5 MOV H,A
5 MOV A,L
4 CMA
5 MOV L,A
5 INX H
10 RET
Загальна кількість тактів, за які виконується підпрограма: 43.
Текст основної програми:
X_TO_Y:
M0:
16 LHLD 155h
5 MOV A,H
4 ANA A
10 JP M1
17 CALL DOP
M1:
4 XCHG
13 LDA 151h
17 CALL DMULT
16 SHLD 15BH
16 LHLD 157H
5 MOV A,H
4 ANA A
10 JP M2
17 CALL DOP
M2:
4 XCHG
13 LDA 152H
17 CALL DMULT
4 XCHG
16 LHLD 15Bh
10 DAD D
16 SHLD 15BH
16 LHLD 159h
5 MOV A,H
4 ANA A
10 JP M3
17 CALL DOP
M3:
4 XCHG
13 LDA 153h
17 CALL DMULT
4 XCHG
16 LHLD 15Bh
10 DAD D
16 SHLD 15Bh
16 LHLD 15Dh
5 MOV A,H
4 ANA A
10 JP M4
17 CALL DOP
M4:
4 XCHG
13 LDA 154h
17 CALL DMULT
4 XCHG
16 LHLD 15Bh
10 DAD D
16 SHLD 15Bh
5 MOV A,L
10 OUT 0D0h
5 MOV A,H
10 OUT 0D1h
5 MOV A,80h
10 OUT 0D2h
10 JMP M0
Загальна кількість тактів, за які виконується підпрограма, рівна 537.
5.3 Оцінка верхньої фінітної частоти вхідного аналогового сигналу.
Таблиця 5.3.1.
Загальна кількість тактів.
Назва програми
К-сть тактів необхідних для виконання програми
Число виконань даної програми за один цикл
Кількість тактів за цикл та виконання програми
INIT_
84
1
84
DMULT_
499
4
1996
DOP
43
4
172
INT_
192
1
192
X_TO_Y
537
1
537
Загальна кількість тактів, за які виконується програма
2981
Для максимальної тактової частоти f = 2.5MHz для МП КР580ВМ80, частота видачі інформації складає: Гц. Теорема Котельнікова стверджує можливість представлення аналогового сигналу дискретним рядом, отриманим з АЦП, у випадку виконання умови f(t ( 2 fmax, де f(t -частота дискретизації; fmax - фінітна частота вхідного аналогового сигналу. За теоремою Котельнікова, верхня фінітна частота для фільтра складає: Гц.
6. РЕАЛІЗАЦІЯ ОЗП ДЛЯ МПС.
Згідно поставленого завдання необхідно побудувати ОЗП об’ємом 2К на базі мікросхем 256(4. Для цього необхідно одночасно наростити розрядність та об’єм.
Визначимо, яка кількість мікросхем потрібна для нарощення розрядності за формулою: , де - розрядність пам’яті, яку треба побудувати; - розрядність однієї мікросхеми. К = 8:4=2. Об’єднаємо ці 2 мікросхеми паралельно.
Визначимо, яка кількість мікросхем потрібна для нарощення об’єму, після нарощення розрядності, за формулою: , де N – потрібний об’єм пам’яті; Ni – об’єм пам’яті однієї мікросхеми. L = 2048:256 = 8. Об’єднаємо ці 8 мікросхеми послідовно.
Отже, ми отримали загальну схему пам’яті, яка складається з 16-ти мікросхем 256(4. Адресація комірок пам’яті для даних мікросхем наведена в таблиці 6.1. Принципова електрична схема пам’яті наведена в додатку 1.
Таблиця 6.1.
Адресація комірок пам’яті.
IС
-
A15
A14
A13
A12
А11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
0-1
Miн.
Макс.
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
2-3
Miн.
Макс.
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
4-5
Miн.
Макс.
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
6-7
Miн.
Макс.
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
8-9
Miн.
Макс.
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
10-11
Miн.
Макс.
0
0
0
0
0
0
0
0
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
12-13
Miн.
Макс.
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
14-15
Miн.
Макс.
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
7. ОПИС ФУНКЦІОНАЛЬНОГО ВУЗЛА.
Мікросхема К589АП26 шинний формувач з інверсією(ШФІ) є паралельний дво спрямований формувач сигналів для керування шинами в МПП. Вона являє собою 4-х канальний комутатор, що має в кожному каналі одну шину тільки для прийому інформації, і одну шину тільки для видачі інформації і одну дво направлену шину для прийому і видачі інформації. В ФШІ інформація проходить з інверсією.
Умовне графічне позначення мікросхеми:
Рис.7.1. Мікросхема К589АП16. Рис.7.2. Структурна схема К589АП26.
Таблиця 7.1.
Призначення виводів.
Вивід
Позначення
Тип виводу
Функціональне призначення виводів
1
2,5
11,14
3,6
10,13
4,7
9,12
8
15
16
CS
DO0-DO3
DB0-DB3
D10-D13
GND
DCE
Ucc
Вхід
Виходи
Входи/виходи
Входи
Вхід
Вибір мікросхеми
Інформація
Реверсивна передача інформації
Інформація
Спільний
Керування видачею інформації
Напруга живлення
Для керування режимом роботи і напрямком видачі інформації служить схема виконана на 2-хвходових логічних елементах І.Формувачі забезпечують передачу інформації при наявності лог.0 на вході CS.При наявності логічної 1 на вході CS формувачі знаходяться в виключеному стані і виходи мають 3 стан (високоімпендансний). При наявності лог.0 на вході CS керування видачею інформації по шинам D0 і DB здійснюється сигналом на вході DCE.Якщо на вході DCE присутній логічний 0, то відкрита передача інформації з входів DI на виходи DB.При наявності на вході DCE лог.1 відбувається передача інформації з входів DB на виходи DO.
АНАЛІЗ РЕЗУЛЬТАТІВ ТА ВИСНОВКИ.
Отже, в процесі виконання курсового проекту було розроблено компоненти технічного і програмного забезпечення мікропроцесорного пристрою, який включає аналогово-цифровий і цифро-аналоговий перетворювачі і виконує функцію лінійної системи автоматизованого регулювання, що описується заданим пропорційно-диференціальним рівнянням, яке зв’язує аналогові сигнали х(t) на вході і y(t) на виході системи. МПП був побудований на МП КР580ВМ80.
Для заданого рівняння системи регулювання було здійснено його часткову дискретизацію і отримано відповідне рівняння цифрового фільтра (ЦФ). Побудовано аналогову схему, яка відображає задане рівняння. Складено і детально описано структурну схему МПП. Складено схему алгоритму функціонування МПП. Обрано типи АЦП і ЦАП. Складено принципові схеми підключення АЦП і ЦАП до МПП. Складено на мові Асемблер мікропроцесора КР580ВМ80 програму вводу інформації через АЦП і виводу через ЦАП. Складено програму відповідної цифрової обробки інформації. Детально описано фрагмент принципової схеми реалізації функціонального вузла ПЗП. Практично засвоєно та удосконалено навики розробки мікропроцесорних систем.
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ.
1. Алексенко А.Г., Галицин А.А., Иванников А.Д. Проектирование радиоэлектронной апаратуры на микропроцесорах: Програмирование, типовые решения, методы отладки.-М.:Радио и связь,1984.
2. Майоров В.Г., Гаврилов А.И., Практический курс программирования микропроцессорных систем.-М:Машиностроение,1989.
3. Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение.-М:Енергоатомиздат,1990.
4. Коффон Д. Технические средства микропроцессорных систем: Практический курс.-М:Мир,1983.
5. Фолкенберри Л. Применение операционных усилителей и линейных ИС. – М:Мир,1985.
6. Полупроводниковые БИС запоминающих устойств: Справочник/В.В.Баранов, Н.И.Бекин,А.Ю.Гордунов и др.-М:Радио и связь,1987.
ДОДАТОК 1.
ДОДАТОК 2.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора