Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
ПРИСТРІЙ МІКРОПРОЦЕСОРНОЇ ОБРОБКИ АНАЛОГОВОЇ ІНФОРМАЦІЇ
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра САПР
Інформація про роботу
Рік:
2005
Тип роботи:
Курсова робота
Предмет:
Комп'ютери та мікропроцесорні системи
Група:
КН-313
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Національний університет „Львівська Політехніка”
Кафедра САПР
Курсова робота
з курсу „Комп’ютери та мікропроцесорні системи”
ПРИСТРІЙ МІКРОПРОЦЕСОРНОЇ ОБРОБКИ
АНАЛОГОВОЇ ІНФОРМАЦІЇ
Керівник:
Львів – 2005
Завдання до курсової роботи
Тема курсової роботи: Мікропроцесорна обробка аналогової інформації.
Постановка задачі: Розробити компоненти технічного і програмного забезпечення мікропроцесорного пристрою на базі МП КР580ВМ80, який включає аналогово-цифровий і цифро-аналоговий перетворювачі і виконує функцію цифрової обробки аналогової інформації. Обробка здійснюється заданим пропорційно-інтегро-диференціальним рівнянням, що пов’язує аналогові сигнали x(t) на вході і y(t) на виході системи.
Термін здачі курсової роботи: 20 грудня 2005 р.
Початкові дані:
Функціональна залежність:
Розрядність АЦП і ЦАП: 10
Полярність вхідного сигналу: двополярний
Спосіб організації обміну з АЦП: через переривання IR11 контролера
КР580ВН59
Режим роботи КР580ВВ55: 1
Об’єм ОЗП: 8К
Організація мікросхеми пам’яті: 4096*1
Вид функціональної залежності: Буферний регістр КР580ИР83
Анотація
Овсянніков О.А.
„Пристрій мікропроцесорної обробки аналогової інформації”. Курсова робота. – НУ „Львівська Політехніка”, каф.:САПР, дисципліна: „Комп’ютери та мікропроцесорні системи”, 2005р.
Курсова робота складається з 29 сторінок, включає 12 схем, 13 таблиць а також містить 2 додатки.
В даній курсовій роботі розроблено компоненти апаратного і програмного забезпечення мікропроцесорного проистрою, який включає аналого-цифровий і цифро-аналоговий перетворювачі і виконує обробку за функціональною залежністю аналогового сигналу. Дана робота охоплює ввід і первинну обробку аналогової інформації, подальшу цифрову обробку інформації за програмою і вхідними даними, а також вивід обробленої інформації в аналоговій формі для подалього використання.
Зміст
Завдання до курсової роботи......................................................................
Анатоція........................................................................................................
Зміст..............................................................................................................
Перелік умовних скорочень........................................................................
Вступ.............................................................................................................
1. Синтез аналогової схеми фільтру...........................................................
2. Синтез структурної схеми цифрового фільтру……………………….
3. Вибір і обгрунтування типу АЦП і ЦАП……………………………...
3.1. Вибір типу АЦП………………………………………………………
3.2. Вибір типу ЦАП………………………………………………………
3.3. Структура представлення даних……………………………………..
4. Структурна схема та алгоритм функціонування МПП………………
4.1. Опис структурної схеми МПП……………………………………….
4.2. Розподіл адресного простору………………………………………...
4.3. Алгоритм функціонування МПП……………………………………
5. Загальна структура програми роботи МПП…………………………..
5.1. Опис програм вводу,виводу………………………………………….
5.2. Опис програми обробки інформації…………………………………
5.3. Оцінка верхньої фінітної частоти вхідного аналогового сигналу…
6. Реалізація блоку ОЗП для МПС………………………………………..
7. Опис функціонального вузла…………………………………………..
Аналіз результатів та висновки…………………………………………..
Список використаної літератури…………………………………………
Додатки…………………………………………………………………….
2
3
4
5
6
7
8
9
9
11
13
15
15
16
18
20
20
22
24
26
27
28
29
30
Перелік умовних скорочень.
МП
Мікропроцесор
МПП
Мікропроцесорний пристрій
МПС
Мікропроцесорна система
ДШВ/В
Дешифратор вводу/виводу
ДШП
Дешифратор адреси комірки пам’яті
ІС
Інтегральна схема
МК
Мікро контролер
ГТІ
Генератор тактових імпульсів
АЦП
Аналого-цифровий перетворювач
ОЗП
Оперативний запам`ятовуючий пристрій
ОП
Операційний підсилювач
ПЗП
Постійний запам`ятовуючий пристрій
ППІ
Паралельний програмований інтерфейс
РКС
Регістр керуючого слова
СК
Системний контролер
СШ
Системна шина
ТГ
Тактовий генератор
ЦАП
Цифро-аналоговий перетворювач
ЦФ
Цифровий фільтр
ША
Шина адрес
ШД
Шина даних
ШК
Шина керування
Вступ
Розвиток інтегральної технології і схемотехніки цифрових електронних схем призвів до появи інтегральних мікросхем із великою і дуже великою ступенями інтеграції (ВІС і ДВІС), що містять на однім кристалі (в однім корпусі) декілька десятків тисяч, а в останніх розробках сотні тисяч елементарних транзисторів. На основі таких схем в останні роки вдалося створити мікропроцесори функціонально закінчені, що управляються збереженою в пам'яті програмою (здебільшого малороз рядні) пристрої опрацювання цифрової інформації, виконані у виді однієї або декількох ВІС або ДВІС.
Метою даної курсової роботи є синтез пристрою обробки аналогової інформації за допомогою мікропроцесора. Суть обробки полягає в тому, щоб перевести спочатку деякий початковий вхідний аналоговий сигнал у цифрову форму, перетворити вхідну функцію, залежно від конкретного варіанту, а потім перевести кінцеве значення обрахованої функції у аналогову форму. Зазвичай сигнал, що видається джерелом має аналогову форму, яка описується неперервною в часі функцією з миттєвими значеннями на певному інтервалі. Хоча передавання і обробка таких сигналів може здійснюватись у аналоговій формі, проте на сьогоднішній день широке застосування отримали системи передачі і обробки, в яких вхідні аналогові сигнали переводяться в цифрову форму, отримані цифрові сигнали передаються чи обробляються, на виході системи відбувається зворотне перетворення сигналів з цифрової в аналогову форму.
Цифрова форма представлення сигналів може забезпечити вищу завадостійкість, стабільність параметрів обробки при обробці сигналів, можливість побудови апаратури з використанням останніх досягнень мікроелектроніки.
Основні завдання що ставилися при виконанні курсової роботи :
1.Поглиблення теоретичних знань в сфері технічних і програмних засобів пристроїв мікропроцесорних систем.
2.Набуття навичок роботи з технічною та довідниковою літературою із вибору АЦП і ЦАП.
3.Використання стандартних підпрограм з прикладного програмного забезпечення МП КР580ВМ80А.
4.Набуття навичок по розробці загальної структури МПП та по відлагодженню програмного забезпечення на мові Асемблер МП КР580ВМ80А.
1. Синтез аналогової схеми фільтру
Пристрій, що реалізує на основі певної функціональної залежності перетворення вхідного аналогового сигналу у аналоговий вихідний сигнал називають аналоговим фільтром. Передавальна характеристика аналогового фільтру забезпечує відповідні амплітудно-частотні та фазово-частотні залежності, що визначає тип фільтру.
Для синтезу аналогового фільтру на основі заданої функціональної залежності [1.1]
використаємо елементи R, L,C, що об’єднуються в RC-, LC-, або RLC-ланки, тобто побудуємо аналогову схему без використання схем на ОП, тобто пасивний аналоговий фільтр.
Для заданого рівняння застосуємо перетворення Лапласа.
Тобто, , , .
Отримуємане алгебраїчне рівняння розв’яжемо відносно :
[1.2]
[1.3]
[1.4]
Отримуємо коефіцієнт при , який є дробово раціональним виразом. Формула дробово-раціонального виразу коефіцієнта визначає аналогову схему. В отриманому виразі знаменник представляє набір елементів у вхідному колі, в даному випадку конденсатор() , а чисельник набір послідовно з’єднаних у вихідному колі конденсатора () і індуктивності ().
Схема 1.1 Функціональна аналогова схема фільтра на пасивних елементах.
2. Синтез структурної схеми цифрового фільтра
В лінійних системах вхідний та вихідний аналогові сигнали в загальному випадку зв’язані пропорційно-інтегро-диференціальним законом регулювання. Виконаємо перехід від пропорційно-інтегро-диференціальної функціональної залежності до її представлення в кінцево-різницевій формі.
Дискретизація аналогового рівняння полягає в заміні безпосередньої величини її дискретними відліками і відповідними перетвореннями похідних та інтегралів.
Для рівняння 1.1 виконаємо наступну заміну другої похідної:
. [2.1]
Отже рівняння 1.1 набуде вигляду:
[2.2]
[2.3]
В результаті часової дискретизації при заміні безперервної величини її дискретними відліками для заданого рівняння отримаємо рівняння цифрового фільтра. Це рівняння в загальній формі при обробці інформації в реальному масштабі часу, має вигляд:
[2.4]
де m і k – кількість відліків, які обробляються цифровим фільтром в кожний момент часу (додатні цілі числа); - коефіцієнта, які визначають характеристики фільтра.
Одже рівняння [2.3] в загальній формі буде мати вигляд:
[2.5]
Оскільки в правій частині рівняння відсутні члени виду , то отриманий фільтр є нерекурсивним.
Схема 2.1 Структурна схема реалізації рівняння цифрового фільтра:
XY-елемент множення; DL-елемент затримки.
3. Вибір і обгрунтування типу АЦП і ЦАП.
Вибір типу АЦП і ЦАП здійснювався за такими критеріями:
Кількість розрядів повинно відповідати умовам індивідуального завдання;
Керування роботою здійснюватиметься з мінімальними апаратними і програмними затратами;
Цифрові входи повинні мати логічні рівні ТТЛ-логіки, тобто допускається пряме підключення до каналів вводу-виводу;
Відповідність полярності вхідного сигналу до завдання.
3.1 Вибір типу АЦП.
В якасті АЦП доцільно використати ВІС функціонально завершеного АЦП типу К1113ПВ1 призначену для використання в електронній апаратурі в складі блоків аналогового вводу. Ця мікросхема виконує функцію 10-розрядного аналогово-цифрового перетворювання біполярного вхідного сигналу з представленням результатів перетворення в паралельному двійковому коді. Дана мікросхема сумісна з КР580ВМ80 та іншими МП, які працюють з ТТЛ-рівнями, тобто по рівням вхідних і вихідних логічних сигналів АЦП сумісна з цифровими ТТЛ ІС. Вихідні каскади з трьома стійкими станами дозволяє зчитувати результат перетворення безпосередньо на шину даних МП. Для її експлуатації необхідно тільки два джерела живлення і регулюючі резистори.
Мікросхема К1113ПВ1 випускається в 18-виводному герметичному металокерамічному корпусі з вертикальним розміщенням виводів.
Нумерація та призначення виводів мікросхеми: 1-2 – цифрові виходи 8-1; 9 – цифровий вихід 1 (СР); 10 – напруга джерела живлення ; 11 – погашення і перетворення; 12 – напруга джерела живлення ; 13 – аналоговий вихід; 14 – загальний (аналогова земля); 15 – управління зсувом нуля; 16 – загальний (цифрова земля); 17 – готовність даних; 18 – цифровий вихід 10 (МР).
Дана мікросхема містить всі функціональні вузли АЦП, включаючи КН, ЦАП, РПП, ІОН, ГТІ, вихідний буферний регістр з трьома станами, схеми керування. Основні електричні параметри мікросхеми наведені в таблиці 1.
Таблиця 3.1.1. Основні параметри ІС К1113ПВ1
Параметр
Не менше
Не більше
Число розрядів
10
-
Нелінійність , %
-0,1
0,1
Диференціальна нелінійність ,%
-0,1
0,1
Абсолютна похибка в режимі біполярного струму , МР
-20
20
Напруга зміщення нуля на вході ,мВ
-30
30
Час перетворення, мкс
-
30
Струми споживання , мА
-
10/20
Діапазон біполярної вхідної напруги , В
-5,5
5,5
Схема 3.1.1. Часові діаграми роботи ВІС АЦП К1113ПВ1.
Схема 3.1.2. Функціональна електрична схема ВІС АЦП К1113ПВ1.
Для спряження АЦП з МП доцільно використовувати програмований паралельний інтерфейс (ППІ) КР580ВВ55.
Схема 3.1.3. Структурна схема підключення АЦП до МП.
3.2 Вибір типу ЦАП.
В якості ЦАП використаємо мікросхему перемножуючого ЦАП К572ПА1. Завдяки малій споживчій потужності, досить високій щвидкодії, невеликим габаритам ЦАП К572ПА1 знаходить широке застосування в різноманітній апаратурі. Всі її елементи виконані в одному кристалі.
Мікросхема призначена для перетворення 10–розрядного прямого паралельного двійкового коду на цифрових входах в струм на аналоговому виході, який пропорційний значенням кода і (або) опорній напрузі.
В склад ІС ЦАП К572ПА1 входять прецизійна полікремнієва резисторна матриця (РМ) типу R – 2R, підсилювачі-інвертори (ПІ) для управління струмовими ключами, струмові двопозиційні ключі, виконані ні КМОП транзисторах.
Для роботи в режимі з виходом по напрузі до ІС ЦАП К572ПА1 підключається зовнішні ІОН і ОП з ланцюгом негативного звортнього звязку (ЛОС), що працює в режимі сумування струмів.
Мікросхема виконана в герметичному 16-виволному металокерамічному корпусі з двухрядним вертикальним розміщенням виводів (DIP - структура).
Нумерація і призначення виводів мікросхеми: 1 – аналоговий вихід 1; 2 – аналоговий вихід 2; 3 – загальний вивід; 4 – цифровий вхід 1 (СР); 5-12 – цифрові входи 2-9; 13 – цифровий вхід 10 (МР); 14 – напруга джерела живлення; 15 – опорна напруга; 16 – вивід резистора зворотнього зв’язку.
а)
б)
б)
Схема 3.2.1. Спрощенна функціональна елекгрична схема ЦАП К572ПА1 (б)
і схема матриці резисторів R-2R (а).
Метод перетворення, що використовується в ІС К572ПА1, припускає сумування у відповідності з заданим значенням двійкового коду всіх розрядів струмів, взважених по двійковому закону і пропорційних значенню опорної напруги на виводі 15.
Таблиця 3.2.1. Основні параметри ІС ЦАП К572ПА1
Основні параметри
Не менше
Не більше
Число розрядів
10
-
Диференціальна нелінійність ,%
-0,1
0,1
Час встановлення вихідного струму ,мкс
-
5
Вихідний струм зміщення нуля , нА
-
100
Абсолютна похибка перетворення в кінцевій точці шкали , МР
-30
30
Струми споживання , мА
-
2
Температурний коефіцієнт
-
3,5*
Температурний коефіцієнт
-
15*
Розсіювана потужність при В, мВт
-
20
Вхідний струм по цифровим входам, мкА
-
1
Вихідний струм при В, мА
-
3,5
Опір ЦОС і еквівалентний опір РМ, кОм
-
10
При включенні ІС ЦАП К572ПА1 в біполярному режимі рекомендується використовувати ІС спареного ОП типу 140УД20 (два ОП в одному корпусі ІС), у якого напруга зміщення нуля не перевищує 5 мВ, а частота зрізу 550 кГц.
3.3 Структура представлення даних.
Структура даних, які входять в рівняння цифрового фільтра, визначається коефіцієнтами рівняння і заданою розрядністю АЦП.
Оскільки вхідний сигнал є біполярний, розрядність АЦП дорівнює 10, то результат перетворення АЦП в залежності від вхідного сигналу подамо у вигляді таблиць:
Таблиця 3.3.1. Відповідність вхідного цифрового та аналогового сигналу.
Вхід
Код
+Uxmax
1023
+Uxmax/2
511
0
0
Результат перетворення 10-ти розрядного блоку ЦАП в залежності від цифрового коду yn вихідної напруги Uyn подано у вигляді таблиці.
Таблиця 3.3.2. Відповідність вихідного цифрового та аналогового сигналу.
Код
Вихід ЦАП
210-1
+Uymax
29
+Uxmax/2
0
0
Підставимо залежності у рівняння ЦФ :
Uymax∙yn/210 = a0∙Uxmax∙xn/210 + a1∙Uxmax∙xn-1/210 + a2∙Uxmax∙xn-2/210,
(Uymax/Uxmax)∙yn = a0∙xn + a1∙xn-1 + a2∙xn-1,
yn = a0∙(Uxmax/Uymax)∙xn + a1∙(Uxmax/Uymax)xn-1 + a2∙(Uxmax/Uymax)xn-1.
Коефіцієнти ЦФ при xn, xn-1, xn-2, залежать від співвідношення напруг (Uymax/Uxmax) на вході АЦП і виході ЦАП даного МПП. Тому при аналізі структури даних ми вибрали перетворювачі з електричними параметрами (Uymax/Uxmax) = 1.
Оскільки розрядність вхідного сигналу рівна 10, то для представлення величин xn, xn-1, xn-2 необхідно по 2 байти. Для представлення величини yn необхідно також 2 байти, оскільки вихідний сигнал також 10 розрядний. Для коефіцієнтів a0, a1, a2 достатньо одного байта. Одже структура представлення даних буде наступною:
Таблиця 3.3.3. Структура представлення даних.
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
s
a0
s
a1
s
a2
s
xn
s
xn-1
s
xn-2
s
yn
4. Структурна схема та алгоритм функціонування МПП.
4.1. Опис структурної схеми МПП.
Всі компоненти МПП підімкнені до системної шини(СШ) - набору ліній, що з’єднує систему. Системна шина складається з 3 окремих шин: ШД - шина даних; ША - шина адрес; ШК - шина керування.
За рахунок того, що виводи всіх компонент МПП під’єднані до СШ, вони повинні мати крім станів, що забезпечують логічний нуль чи одиничку на виході, третій стан, стан з високим вихідним опором — високоімпендансний стан.
Рис. 4.1.1. Структурна схема МПП.
Таблиця 4.1.1. Мікросхеми МПП.
Позначення
Опис
Мікросхема
МП
Мікропроцесор
КР580ВМ80
ТГ
Тактовий генератор
КР580ГФ24
СК
Системний контролер
КР580ВН59
ППІ
Паралельний програмований інтерфейс
КР580ВВ55А
АЦП
Аналогово-цифровий перетворювач
К1113ПВ1
ЦАП
Цифро-аналоговий перетворювач
К572ПА1
МП в складі МПП виконує наступні функції:
формує адреси команд;
зчитує інформацію з зовнішніх пристроїв та пам’яті;
виконує над нею арифметичні та логічні операції;
аналізує результати і записує дані в пам’ять і зовнішні пристрої, функціонуючи при цьому під управлінням команд з деякої фіксованої множини;
при необхідності записує результати в пам’ять;
реагує на зовнішні сигнали.
ТГ призначений для формування синхроімпульсів та приймає участь в прийомі та видачі керуючих сигналів забезпечуючи функціонування МП та інших МПП.
ПЗП служить для постійного зберігання незмінної інформації необхідної для функціонування МПП (програма функціонування ЦФ ).
ОЗП служить для тимчасового зберігання інформації, що використовується при розрахунках.
СК призначений для формування певних керуючих сигналів (MEMR, MEMW, I/OR, I/OW, INTA).
ППІ служить для обміну інформацією з зовнішніми пристроями (ЦАП і АЦП).
АЦП отримує на вході МПП аналоговий сигнал та перетворює його в цифровий код.
ЦАП здійснює зворотнє перетворення. Поступивший на його вхід двійковий код він перетворює у відповідний аналоговий сигнал.
Отже МПП працює за таким принципом: сигнал поступає на аналоговий вхід АЦП. АЦП перетворює сигнал в двійковий код звідки через ППІ поступає до МП, де він обробляється. МП звертається до пам’яті для отримання нових команд та тимчасового збереження результатів. Отримавши результат, МП посилає двійковий код через ППІ на ЦАП, де код перетворюється у відповідний аналоговий сигнал, що поступає на вихід МПП.
Крім того в склад МПП входять наступні допоміжні елементи:
окремі логічні елементи;
дешифратори.
4.2. Розподіл адресного простору.
В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті, що визначається 16-розрядною адресною шиною.Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхроннай обмін інформацією за даними адресами з пам’ятю (ОЗП, ПЗП) та зовнішніми пристроями. При обробці інформації МП зчитує коди команд, операнди і записує одержаний вміст в регістри РЗК або виконує обмін інформації з пам’ятю та зовнішніми пристроями.
Можливі два підходи до організації звертання до пристроїв обміну інформації. Перший підхід використовує звертання до зовнішніх пристроїв, як до комірок пам’яті. Тобто, адресний простір, що відводиться для цих пристроїв включає 64К адрес. Однак, внаслідок повного вкладення адресного простору пристроїв вводу/виводу в простір адрес пам’яті, останнє пропорційно зменшується з збільшенням числа обслуговування зовнішних пристроїв вводу/виводу. До переваг даного підходу можна віднести можливість використання різноманітних команд пересилання даних.
Інший підхід використовує роздільне керування пам’ятю і зовнішніми пристроями.Лише дві команди IN і OUT, у випадку, призначені для обміну інформації з зовнішніми пристроями. Так, як для цих команд адреса для зовнішнього пристрою 8-ми розрядна, то МП КР580ВМ80 може звертатись до 256 пристроїв вводу і 256 пристроїв виводу. При цьому адрсний простір пам’яті буде максимальним (64К).
Таблиця 4.2.1.Розподіл простору адрес в МПП.
ПЗП
0000h
JMP OSNPR
Перехід до головної програми
0010h
JMP INT
Перехід на процедуру обробки переривання
0040h
OSNPR
Головна програма
0060h
INT
Процедура обробки переривання
ОЗП
F800h
xn
Вхідний сигнал
F802h
a
Коефіцієнт
F803h
b
Коефіцієнт
F804h
c
Коефіцієнт
F805h
xn-1
Попередній вхідний сигнал
F807h
xn-2
Попередній вхідний сигнал
F809h
yn
Вихідний сигнал
FFFFh
SP
Вершина стеку
Нижче приведені таблиці розподілу адресного простору схем пам’яті і зовнішніх пристроїв.
Таблиця 4.2.2.Адреси комірок пам’яті (ОЗП)
1111100000000000b
F800h
Мінімальна адреса
1111111111111111b
ffffh
Максимальна адреса
Таблиця 4.2.3.Адреси комірок пам’яті (ПЗП)
0000000000000000b
0000h
Мінімальна адреса
0000001111111111b
03ffh
Максимальна адреса
В МПС присутні також два ППІ КР580ВВ55. Для звертання до каналів вводу і каналів виводу їм необхідно також присвоїти конкретні адреси. У МПС на основі МП КР580ВМ80А для зовнішніх пристроїв виділено 256 адрес. Виходячи з цього, канали вводу/виводу, а також регістри керуючих слів матимуть адреси зазначені в таблиці 4.2.4.
Таблиця 4.2.4. Адреси портів ППІ.
Адреса для ППІ вводу
Адреса для ППІ виводу
А
0B0H
0D0H
B
0B1H
0D1H
C
0B2H
0D2H
РКС
0B3H
0D3H
4.3. Алгоритм функціонування МПП.
Алгоритм функціонування МПП зображений на рисунку 4.3.1.
При одночасному включені живлення –5В, +5В, 12В і поступленні тактових імпульсів на мікропроцесор, всі регістри і прапорці МП встановлюються в довільні стани. Після цього подається на з ГТІ на вхід RESET МП сигнал високого рівня тривалістю не менше 3 такітв. Лічильник команд (PC) , тригер дозволу переривання (вихід INTE), а також тригер підтвердження захоплення (вихід HLDA) скидаються, і мікропроцесор починає вибірку з пам’яті команд, розміщених з нульової адреси.
З нульової адреси розміщена команда безумовного переходу на головну програму, яка розміщена за першими 64 байтами в ПЗП ( перші 64 байти зарезервовані для векторів переривань RST0-RST7, по 8 байт кожний ).
Алгоритм головної програми включає наступні пункти.
Ініціалізація зовнішніх пристроїв, запис коефіцієнтів a, b, c у пам’ять і початкове обнулення змінних. ППІ програмується на режим роботи 1. Обнулення змінних ( xn-1, xn-2 ) виконується у зв’язку з тим, що вони використовуються як множники у рівнянні цифрового фільтру, однак при першому звертання до цього рівняння ще не сформовані ( отже повинні бути нульовими).
Подання на АЦП сигналу “Запуск”. Це здійснюється шляхом подачі логічної 1 у 1-ший біт порта С.
Перевірка біту 4 порта С на рівність 1. Використовується у зв’язку з тим, що подавши на АЦП сигнал “Запуск” останній не одразу виробить двійковий код вхідного аналогово сигналу, тобто мікропроцесору потрібно почекати доки АЦП не видасть сигналу “готовність”. Якщо цей біт рівний одиниці, то здійснюється перехід на наступний пункт, якщо ж ні – то знову виконується пункт 3.
Читання інформації з портів ППІ, тобто даних, які виробив АЦП.
Обробка отриманої інформації і вивід її на ЦАП. Обробка включає перемноження і додавання елементів у відповідності до рівняння цифрового фільтру, тобто знаходження кінцевої вихідної величини yn, яка і виводиться на ЦАП. Вивід обробленої інформації здійснюється її записом у порти A і В ППІ. Після цього здійснюється перехід до пункту 2.
Таким чином реалізується режим обміну інформації між АЦП і МП через програмне опитування. Функціонування МПП припиняється після вимкнення живлення.
5. Загальна структура програми роботи МПП
ORG 100H
7 mvi a,a ; занесення в пам’ять коефіцієнтів
13 sta F802h
7 mvi a,b
13 sta F803h
7 mvi a,c
13 sta F804h
10 lxi sp,ffffh
10 lxi h,00h ;очищення комірок пам’яті для xn-1 та xn-2
16 shld F805h
16 shld F807h
7 mvi a,0B5h ;ініціалізація ВВ55 для вводу
10 out 0B3h
7 mvi a,0A6h ;ініціалізація ВВ55 для виводу
10 out 0D3h
7 mvi a,10h ;запуск АЦП
10 out 0B2h
7 mvi a,00h ;дозвіл на перетворення
10 out 0B2h
17 call obr
Загальна кількість тактів, за які виконується основна програма рівна 197.
5.1. Опис програм вводу/виводу.
Згідно завдання необхідно вводити 10 і виводити 10 біт даних. Для цього використаємо дві мікросхеми КР580ВВ55. Одну запрограмуємо в режим 1 на ввід: канал А і молодші розряди каналу B. Іншу запрограмуємо в режим 1 на вивід: канал А та молодші розряди каналу B. Для запуску АЦП будемо використовувати розряд С7 каналу С.
Таким чином керуюче слово для першого ППІ набуде вигляду:
Керуюче слово для другого ППІ має вигляд:
Код програми, що ініціалізує ППІ, має такий вигляд:
mvi a,B6h ;ініціалізація ВВ55 для вводу
out 0B3h
mvi a,A4h ;ініціалізація ВВ55 для виводу
out 0D3h
Наступним кроком для зчитування інформації буде ініціалізація АЦП. Для цього необхідно на вхід «Гашення/пертворення» АЦП подати логічну 1 для скидання та логічний 0 для запуску перетворення. Як видно зі схеми підключення АЦП, вихід «Гашення/пертворення» АЦП підключений до ППІ. Це є лінія каналу С С7. Отже, щоб ініціалізувати АЦП необхідно виконати наступну послідовність команд:
mvi a,80h ;запуск АЦП
out 0B2h
mov a,00h ;дозвіл на перетворення
out 0B2h
Після задання режиму роботи ППІ та ініціалізації АЦП можна приступити до зчитування значення Xn з АЦП. Дані з виходу АЦП поступають в канали А та В.
in 0B0h
mov l,a
in 0B1h
ani 00000011b
mov h,a
Після виконання цієї послідовності команд введене Xn буде міститись в HL. Вивід результату на ЦАП виконується через канал A та молодші розряди каналу В і програмується так:
mov a,l
out 0D0h ;записуємо молодший байт в порт А
mov a,h
out 0D1h ;записуємо старший байт в порт В
mov a,80h
out 0D2h ;дозволяємо вивід на ЦАП
5.2 Опис програм обробки інформації.
Підпрограма обробки переривання:
INT:
11 PUSH PSW
11 PUSH H
16 LHLD F805h ;занесення попереднього значення Xn-1 в комірку
16 SHLD F807h ;для Xn-2
16 LHLD F800h ;занесення попереднього значення Xn в комірку
16 SHLD F805h ;для Xn-1
7 MVI H,0
10 IN 0B0h
7 MOV L,A
16 SHLD F800h ;збереження в Xn
10 POP H
10 POP PSW
4 EI ;дозволити переривання
10 RET ;вихід з підпрограми
Загальна кількість тактів, за які виконується підпрограма, рівна 160.
Як ми бачимо з блок-схеми алгоритму роботи МПП в процесі формування вихідного сигналу виконується ряд арифметичних операцій.
Підпрограма множення двобайтового числа на однобайтове без знаку.
Вхідні дані: регістер D,E-множене; акамулятор A-множник.
Результат : регістри A, H, L-добуток (А-старші розряди, L-молодші)
Програма використовує регістер С
dmult:
10 lxi h,0h
7 mvi c,8h
z3:
10 dad h
4 ral
10 jnc z4
10 dad d
z4:
7 aci 0
5 dcr c
10 jnz z3
10 ret
Загальна кількість тактів, за які виконується підпрограма, рівна 471.
Програма віднімання B,C,D-зменшуване, E,H,L- від’ємник
minus:
5 mov a,d
7 sub l
5 mov d,a
5 mov a,c
7 sbb h
5 mov c,a
5 mov b,a
7 sbb e
5 mov b,a ; B,C,D- результат
10 ret
Загальна кількість тактів, за які виконується підпрограма, рівна 61.
Програма обрахунку:
obr
;визначення xna
16 lhld F800h
5 mov d,h
5 mov e,l
13 lda F802h
17 call dmult
13 sta F80bh
16 shld F80ch
;визначення xn-1b
16 lhld F805h
5 mov d,h
5 mov e,l
13 lda F803h
17 call dmult
13 sta F80eh
16 shld F80fh
;визначення xn-2c
16 lhld F807h
5 mov d,h
5 mov t,l
13 lda F804
17 call dmult
13 sta F811h
16 shld F812h
;визначення yn
13 lda F80ah
5 mov b,a
16 lhld F80bh
5 mov c,h
5 mov d,l ;в регістрах В,С,D- xna
13 lda F80bh
5 mov e,a
16 lhld F80eh
17 call minus
13 lda F810h
5 mov e,a
16 lhld F811h
17 call minus ; в регістрах В,С,D- yn
;Вивід результату на ЦАП
10 MOV A,L
OUT 0D0h
MOV A,H
OUT 0D1h
MOV A,80h
OUT 0D2h
10 jmp obr ;перехід на початок
Загальна кількість тактів, за які виконується підпрограма, рівна 421.
5.3 Оцінка верхньої фінітної частоти вхідного аналогового сигналу
Оцінку верхньої фінітної частоти фільтру проводимо з точки зору найнижчої швидкодії фільтру. Для визначення верхньої фінітної частоти фільтра необхідно вирахувати за скільки тактів виконається перетворення сигналу на вході АЦП в сигнал на виході ЦАП.
В процесі виконання програми виконуються:
основна програма;
підпрограма множення;
підпрограма додавання.
Кількість тактів, за які виконуються дані фрагменти, приведені в таблиці:
Таблиця 5.3.1.
Назва програми
Кількість тактів необхідних для виконання програми
Число виконань даної програми за один цикл
Кількість тактів за цикл
Головна програма
197
1
197
Програма обрахунку
421
1
421
Підпрограма обробки переривання
160
1
160
Підпрограма множення
471
3
1413
Підпрограма віднімання.
61
2
122
Таким чином цикл перетворення відбувається за 2313 тактів. В такому випадку, частота видачі інформації при максимальній тактовій частоті процесора 2,5 Мгц рівна
fвид=2,5МГц/2313=1080 Гц
За теоремою Котельникова довільний сигнал, який має скінчений спектр, може бути точно перетворений в цифрову форму і потім відтворений за відліками цього дискретного сигналу при умові, що
,
де (t ( інтервал дискретизації, fверх ( верхня фінітна частота аналогового сигналу.
Оскільки
,
то ,
а отже верхня фінітна частота фільтра fверх=540 Гц.
6.Реалізація ОЗП для МПС.
Необхідно синтезувати блок пам’яті об’ємом 8К, використовуючи мікросхеми з структурою 4К*1. Одже доведеться нарощувати як об’єм так і розрядність.
8К/4К=2 8/1=8 2*8=16
Отриманий блок пам’яті буде складатися з двох „планок” по вісім мікросхем К500РУ470, загалом 16 мікросхем.
Оскільки ми маємо 16 розрядну шину адрес то одинадцять молодших бітів будуть вказувату безпосередню адресу даних у вибраному блоці (адресу необхідної мікросхеми), дванадцятий біт буде відповідати за вибір „планки”, а три старших за вибір блоку пам’яті в адресному просторі мікропроцесора. Так як адресний простір мікропроцесора має 64К то в пам’яті може розміститися 8 блоків. Нехай адреса нашого блоку буде 011.
Адресація комірок пам’яті для даних мікросхем наведена в таблиці 6.1. Принципова електрична схема пам’яті наведена в додатку 1.
A15
A14
A13
A12
А11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
Мін.
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
Макс.
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Основні характеристики обраної мікросхеми:
Інформаційна ємність ..................................................................... 4096 біт
Організація ........................................................................................ 4096*1
Час вибірки адреси ..............................................................не більше 35 нс
Напруга живлення ...................................................................... -5,2В 5%
Споживча потужність ................................................. не більше 1150 мВт
Вихід ..............................................................................................ЄСЛ-типу
Тип корпусу ........................................................................... пластмасовий
Нумерація і призначення виводів: 2..8,10..14 (A0..A11) - адресні входи, 17 (DI) - вход даних, 1 (DO) - виход даних, 16 (CS) - вибір мікросхеми, 15 (WR/RD) - сигнал запис/читання, 9 (Ucc) - напруга живлення, 18 – загальний.
7. Опис функціонального вузла.
Мікросхема КР580ИР83 являє собою 8-розрядний буферний регістр призначений для введення і виведення інформації. Він може використовуватися як в МПС, побудованих на мікросхемах серії КР580, так і в інших обчислювальних системах і пристроях дискретної математики.
Мікросхема КР580ИР83 відрізняється від мікросхеми КР580ИР82 тим, що має інверсні виходи. Розміщення виводів обох мікросхем однакове. Принципова схема КР580ИР83 зображена на рисунку 7.1.
Рис. 7.1. Принципова схема КР580ИР83.
Мікросхема має вісім тригерів D-типу і вісім вихідних буферів, які мають на виході стан ‘Вимкнено’. Керування передачею інформації здійснюється за допомогою сигналу STB ‘Строб’.
При поступленні на вхід STB сигналу високого рівня здійснюється нетактовна передача інформації з входу DI на вихід DO. При поступленні на вхід STB сигналу низького рівня мікросхема зберігає інформацію попереднього такту; при подачі на вхід STB додатного перепаду імпульсу відбувається ‘Захоплення’ вхідної інформації. Вихідний буфер мікросхеми КР580ИР83 керується сигналом ОЕ ‘Дозвіл виходу’. При надходженні на вхід ОЕ сигналу високого рівня вихідний буфер переводиться в стан ‘Виключено’. Призначення виводів КР580ИР83 наведено в таблиці 7.1.
Таблиця 7.1. Призначення виводів мікросхеми КР580ИР83.
Номер виводу
Позначення
Призначення
1 – 8
DI0 – DI7
Входи регістра
9
OE
Дозвіл виходу
10
GND
Загальний
11
STB
Строб
19 – 12
DO0 – DO7
Виходи регістра
20
Ucc
+ 5 В
АНАЛІЗ РЕЗУЛЬТАТІВ ТА ВИСНОВКИ.
Отже, в процесі виконання курсового проекту було розроблено компоненти технічного і програмного забезпечення мікропроцесорного пристрою, який включає аналогово-цифровий і цифро-аналоговий перетворювачі і виконує функцію лінійної системи автоматизованого регулювання, що описується заданим пропорційно-диференціальним рівнянням, яке зв’язує аналогові сигнали х(t) на вході і y(t) на виході системи. МПП був побудований на МП КР580ВМ80.
Для заданого рівняння системи регулювання було здійснено його часткову дискретизацію і отримано відповідне рівняння цифрового фільтра (ЦФ). Побудовано аналогову схему, яка відображає задане рівняння. Складено і детально описано структурну схему МПП. Складено схему алгоритму функціонування МПП. Обрано типи АЦП і ЦАП. Складено принципові схеми підключення АЦП і ЦАП до МПП. Складено на мові Асемблер мікропроцесора КР580ВМ80 програму вводу інформації через АЦП і виводу через ЦАП. Складено програму відповідної цифрової обробки інформації. Детально описано фрагмент принципової схеми реалізації функціонального вузла ПЗП. Практично засвоєно та удосконалено навики розробки мікропроцесорних систем.
Список використаної літератури.
1. Алексенко А.Г., Галицин А.А., Иванников А.Д. Проектирование радиоэлектронной апаратуры на микропроцесорах: Програмирование, типовые решения, методы отладки.-М.:Радио и связь,1984.
2. Майоров В.Г., Гаврилов А.И., Практический курс программирования микропроцессорных систем.-М:Машиностроение,1989.
3. Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение.-М:Енергоатомиздат,1990.
4. Коффон Д. Технические средства микропроцессорных систем: Практический курс.-М:Мир,1983.
5. Фолкенберри Л. Применение операционных усилителей и линейных ИС. – М:Мир,1985.
6. Полупроводниковые БИС запоминающих устойств: Справочник/В.В.Баранов, Н.И.Бекин,А.Ю.Гордунов и др.-М:Радио и связь,1987.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора