Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Аналого-цифрове і цифро-аналогове перетворення та цифрова обробка інформації в мікропроцесорних пристроях
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
Комп’ютерний факультет
Кафедра:
Не вказано
Інформація про роботу
Рік:
1999
Тип роботи:
Інші
Предмет:
Системи автоматизованого проектування ЗВТ
Група:
ІТП - 41
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ УКРАЇНИ
ДУ “ЛЬВІВСЬКА ПОЛІТЕХНІКА”
Комп’ютерний факультет
Кафедра систем автоматизованого проектування
Пояснювальна записка
до курсової роботи
з дисципліни
“Комп’ютери і мікропроцесорні системи”
на тему:
“ Аналого-цифрове і цифро-аналогове перетворення та цифрова обробка інформації в мікропроцесорних пристроях ”
Допущено до захисту:
Кафедра – “Системи автоматизованого проектування”
Дисципліна – “Комп’ютери та мікропроцесорні системи”
Спеціальність – “Інформаційні технології проектування”
Курс – четвертий
Група – ІТП-41
Семестр – №7
ЗАВДАННЯ
на курсову роботу
студента
Дедусенко Олександра Миколайовича
Тема роботи: «Розробка мікропроцесорного пристрою для системи автоматичного регулювання».
Термін здачі студентом закінченої роботи: 27 грудня 1999р.
Вихідні дані для роботи:
рівняння цифрового фільтру:
розрядність АЦП: 10 розрядів
полярність вхідного сигналу: однополярний
організація обміну з АЦП: через переривання RST 7
вид функціонального вузла: системний контролер з викор. К589ИР12
Зміст розрахунково-пояснювальної записки (перелік питань, які підлягають розробці):
а) для заданого рівняння системи регулювання здійснити його часткову дискретизацію і отримати відповідне рівняння цифрового фільтра (ЦФ). Побудувати аналогову схему, яка описується заданим рівнянням;
б) скласти і детально описати структурну схему мікропроцесорного пристрою (МПП) з врахуванням особливостей індивідуального завдання;
в) скласти схему алгоритму функціонування МПП. Вибрати структуру представлення даних при заданій розрядності АЦП, який здійснює дискретизацію і квантування вхідного сигналу;
г) у відповідності з індивідуальним завданням вибрати типи АЦП і ЦАП. Скласти і описати принципові схеми підключення АЦП і ЦАП до МПП. Нарисувати часову діаграму роботи АЦП;
д) скласти на мові асемблеру мікропроцесора КР580ВМ80А програму вводу інформації через АЦП і виводу через ЦАП;
е) скласти програму відповідної цифрової обробки інформації. Оцінити верхню граничну частоту цифрового фільтра;
ж) скласти і детально описати фрагмент принципової схеми реалізації функціонального вузла, вказаного в індивідуальному завданні.
Дата видачі завдання: 10 вересня 1999р.
КАЛЕНДАРНИЙ ПЛАН
№
Назва етапу курсової роботи
Термін
Примітки
1.
Побудова рівнянн ЦФ
13.09-14.09
2.
Побудова схеми реалізації ЦФ
14.09-15.09
3.
Побудова аналогової схеми ЦФ
15.09-16.09
4.
Визначення структури МПС
16.09-20.09
5.
Розробка алгоритму функціонування ЦФ
21.09-25.09
6.
Визначення структури представлення даних
26.09-27.09
7.
Вибір АЦП
28.09-30.09
8.
Побудова схем підключення АЦП
01.10-03.10
9.
Вибір ЦАП
04.10-06.10
10.
Побудова схем підключення ЦАП
07.10-10.10
11.
Розрахунок пограмної обробки переривань
11.10-13.10
12.
Розробка основної програми
14.10-25.10
13.
Визначення верхньої границі частоти ЦФ
26.10-28.10
14.
Побудова принципової схеми
01.11-10.11
15.
Опис функціональних вузлів
15.11-30.11
16.
Оформлення курсової роботи
01.12-15.12
Студент Дедусенко Олександр
Керівник Панчак Роман Теодорович
РЕФЕРАТ
Дедусенко О.М.
«Розробка мікропроцесорного пристрою для системи автоматичного регулювання.» Курсова робота. – Львів.1999. – 37с.,рис.
В даній курсовій роботі розроблено компоненти технічного і програмного забезпечення мікропроцесорного пристрою, який виконує функцію лінійної системи автоматизованого регулювання. Робота сприяє освоєнню і закріпленню знань, і застосування їх до вирішення конкретних інженерних задач. Робота є комплексною, в ній розв’язано ряд взаємозв’язаних питань, ряд питань розкриті детально.
ЗМІСТ
Завдання до курсової роботи 2
Календарний план 4
Реферат 5
Зміст 6
Специфікація 7
Вступ 8
Часова дискретизація розв’язання рівняння системного регулювання,
побудова цифрового фільтра і аналогової схеми 9
Часова дискретизація рівняння системного регулювання 9
Структурна схема реалізації фільтра 10
Побудова аналогової схеми 12
Структурна схема МПП 14
Алгоритми функціонування МПП 17
Схема алгоритму функціонування МПП як цифрового фільтра, що
описується заданим рівняння 16
Вибір структури представлення знань і даних 18
Вибір АЦП і ЦАП 19
4.1. Вибір АЦП 19
4.2. Вибір ЦАП 21
Програма вводу інформації через АЦП і виводу через ЦАП 23
Програма цифрової обробки інформації 24
Опис функціонального вузла 32
Висновки 35
Список літератури 36
Додаток (схема мікропроцесорного пристрою) 37
СПЕЦИФІКАЦІЇ
МПП – мікропроцесорний пристрій;
МПС – мікропроцесорна система;
МП – мікропроцесор;
ТГ – тактовий генератор;
ПЗП – постійний запамятовуючий пристрій;
ОЗП – оперативний запамятовуючий пристрій;
СК – системний контролер;
ДШаП – дешифратор адрес памяті;
ДШаВВ – дешифратор адрес портів вводу-виводу;
АЦП – аналогово-цифровий перетворювач;
ЦАП – цифро-аналоговий перетворювач;
СШ – системна шина.
ШД – шина даних;
ША – шина адрес;
ШК – шина керування.
ВСТУП
За певний період часу складність апаратури зростає у 2 рази. Незважаючи на бурхливий розвиток мікропроцесорної техніки, є дуже багато задач, які можуть розв”язуватись за допомогою 8-ми бітних процесорів. Прикладом однієї з таких задач може бути задача проектування звукових карт, а також задача, спрощенням якої є завдання на курсову роботу. В даній курсовій роботі пов”язано ЦАП і АЦП з обробкою вхідного сигналу та видачею вихідного за допомогою мікропроцесорної системи на базі процесора КР580ВМ80. Цей процесор володіє досить широким набором інструкцій, але серед них відсутні опереції множення не тільки чисел з цілих, а й плаваючою крапкою.
Швидкодія ЦАП і АЦП обмежується динамічними похибками, які виникають при квантуванні аналогової величини до часу. Динамічна похибка визначає час перетворення Tn . Для АЦП і ЦАП перетворення представляє собою часовий інтервал між моментом поступлення вхідного коду і моментом встановлення із заданою точністю вихідного сигналу . Час перетворення ЦАП в основному визначається частотними характеристиками ОП, включених на виході.
Для АЦП важливим параметром є апертурний час. Це параметр часової невизначеності фіксації моменту отримання результатів перетворення на протязі часу Тn. Іншим параметром, що визначає швидкодію, є період квантування Тк , який представляє собою інтервал часу між двома послідовними перетвореннями. В ЦАП максимальна швидкість вхідного коду визначається часом встановлення вихідного сигналу їз заданою точністю.
ЦАП поділяються на послідовні і паралельні. Більшість ЦАП, які випускаються на сьогоднішній час у вигляді інтегральних мікросхем,- паралельного типу. Принцип дії паралельних ЦАП базується на сумуванні еталонних струмів (напруг), що відповідають вагам розрядів. Для перетворення послідовного коду в аналоговий сигнал використовують ЦАП послідовного типу. Найбільш поширеними ЦАП послідовного типу є ЦАП, які побудовані на основі пристроїв вибірки і зберігання. ТЕОРЕТИЧНА ЧАСТИНА
Вибір індивідуального завдання:
а) вибір рівняння:
б) вибір розрядності АЦП:
в) вибір полярності вхідного сигналу:
г) спосіб обміну з АЦП:
д) вибір функціонального вузла:
Вхідні дані:
а) ;
б) 10-розрядний АЦП;
в) однополярний вхідний сигнал;
г) організація обміну з АЦП через переривання з RST7;
д) системний контролер з використанням К589ИР12.
1. Часова дискретизація рівняння системи регулювання. Побудова цифрового фільтра і аналогової схеми.
Часова дискретизація.
Для дискретизації рівняння використовуються наближені рівності:
Виразимо через інші параметри даного рівняння:
Замінюємо
В результаті отримаємо рівняння:
1.2. Побудова схеми цифрового фільтра.
На основі цього рівняння, отриманого в п.1.1., будуємо схему цифрового фільтра, який є рекурсивним, оскільки в правій частині є та :
Рис. 1: “Схема цифрового фільтра”
В дану схему входять:
- суматор;
DL - елемент затримки;
& - перемножувач.
1.3. Побудова аналогової схеми.
На основі початкового рівняння регулювання можна зробити висновок, що аналогова схема буде представляти собою послідовне з’єднання резистора, індуктивності і конденсатора. Рівняння, на основі якого будується аналогова схема отримується за допомогою перетворень Лапласа.
Перетворення Лапласа:
Застосовуємо ці перетворення:
Будуємо аналогову схему:
L
X C Y
Рис. 2: “Аналогова схема”
2. Структурна схема мікропроцесорного пристрою.
Для мікропроцесорних пристроїв характерна шина структура, під якою розуміється те, що всі компоненти МП-пристрою під’єднані до так званої системної шини – набору ліній, що з’єднує систему.
Структурна система можливої реалізації проектованого МП-пристрою наступна.
СШ
Вхід Вихід
МП – мікропроцесор;
ТГ – тактовий генератор;
СК – системний контролер;
ПЗП – постійний запам’ятовуючий пристрій;
ОЗП – оперативний запам’ятовуючий пристрій;
ДШП – дешифратор адрес пам’яті;
СШ – системна шина;
ДШ В/В – дешифратор адрес вводу/виводу;
АЦП – аналого-цифровий перетворювач;
ЦАП – цифрово-аналоговий перетворювач.
Системна шина розділяється на 3 окремі шини:
ШД – шина даних;
ША – шина адрес;
ШК – шина керування.
Лінії системної шини характеризуються напрямленістю:
ШД – двонапрямлена:
ША – однонапрямлена:
ШК – набір окремих ліній, що мають свій напрям.
За рахунок того, що виходи всіх компонент МП – пристрою під’єднані до системної шини, вони повинні мати крім станів, що забезпечують рівень логічного “0” і ”1” на виході, третій стан з високим вихідним опором.
Мікропроцесор в складі МП – пристрою виконує слідуючі функції: формує адреси команд, отримує команди з памяті, дешифрує їх, видає для цих команд потрібні адреси, виконує операції над даними, при необхідності записує результати в память, формує керуючі сигнали для обміну, реагує на зовнішні сигнали.
Тактовий генератор – призначений для формування необхідних синхроімпульсів для роботи МП і інших елементів МП-системи. Крім того мікросхема КР580ГФ24, яка виконує функцію тактового генератора, приймає участь в прийомі та видачі керуючих сигналів системної шини.
Постійний запамятовуючий пристрій – служить для постійного зберігання потрібних даних і програм. У випадку даного цифрового фільтра він зберігає програму, за якою працює цифровий фільтр, а також необхідні константи.
Оперативний запамятовуючий пристрій – служить для тимчасового зберігання інформації, необхідної для розрахунків.
Системний контролер – призначений для формування сигналів керування, які не формується процесором (MEMR,MEMW,I/OR,I/OW,INTA)
ППІ – в даному МП – пристрої служить для обміну інформацією з зовнішніми пристроями АЦП і ЦАП.
Крім того, в склад МП – пристрою входять дешифратори.
3. Алгоритм функціонування мікропроцесорного пристрою.
3.1. Схема алгоритму функціонування мікропроцесорного пристрою, що описується заданим рівнянням.
Реалізувати цифровий фільтр можна за допомогою алгоритму, схема якого зображена на рис.4.
3.2. Вибір структури представлення даних.
X – 10 розрядів
Y – 12 розрядів
X
X
X
X
X
X
X
Y
X
X
X
X
X
X
a0
b0
b1
Для більш зруччної роботи в програмі всі данні приводяться до чотирьохбайтового формату.
4. Вибір АЦП і ЦАП.
У відповідності з умовами даної роботи для цифрового фільтру потрібно використати десятирозрядні АЦП, як було визначено вище, розрядність ЦАП повинна бути такою ж.
Критеріями вибору мікросхеми ЦАП і АЦП, окрім розрядності, є наступні їх параметри:
Час перетворення
Похибка перетворення
Парність, поширеність
4.1 Вибір АЦП.
Для вибору АЦП проведемо порівняння характеристик двох мікросхем: десятирозрядного К1113ПВ1 і дванадцятирозрядного К572ПВ1.
Деякі параметри АЦП К1113ПВ1 та К572ПВ1:
Параметри
К1113ПВ1
К572ПВ1
Розрядність
10
12
Час перетворення,мкс
30
110
Похибка, зумовлена нелінійністю %
( 0,1
( 0,1
Кількість виводів мікросхеми
18
48
В результаті порівняння видно, що мікросхема К1113ПВ1 краща з точки зору швидкодії. Крім того, вона в своєму складі має власний генератор тактових імпульсів, компаратор напруг, чого немає в К572ПВ1, для якої потрібно встановлювати їх окремими мікросхемами додатково. Тому зупинимо свій вибір на ній.
К1113ПВ1 – напівпровідникова ВІС функціонального АЦП, призначена для використання в електронній апаратурі широкого використання у складі блоків аналового вводу. Мікросхема виконує функцію 10 – розрядного АЦП однополярного або двополярного сигналу з представленням результату перетворення в паралельному двійковому коді. Мікросхема містить всі функціональні вузли АЦП послідовних наближень, включаючи джерело опорної напруги, компаратор і тактовий генератор.
Призначення виводів.
12 U2 D10 9 D1(D10 – цифрові виходи
10 U1 . . U2 – напруга живлення
11 ST . U1 – друга напруга живлення
13 IN . ST – пуск АЦП
15 S0 . . IN – аналоговий вхід
17 RY . . S0 – зсув нуля
14 GA D2 1 RY – готовність даних
16 GD D1 18 GA – аналогова земля
GD – цифрова земля
Рис. 5: “Мікросхема К1113ПВ1”
Включення АЦП в режим однополярного сигналу здійснюється під’єднанням виводу 15 (зсув нуля) до 16 (цифрова земля).
Робота даного АЦП визначається відповідними керуючими сигналами. При встановленні на вході «гасіння перетворення» рівня 0, АЦП починає перетворювати вхідну інформацію. Через час потрібний для перетворення ((30мкс), на виході 17 з’являється сигнал з рівнем 0, на підставі якого дані з АЦП можуть бути введені мікропроцесором. Прийнявши дані МП встановлює на вході 11 гасіння перетворення рівень логічної 1-ці. За цим сигналом гаситься інформація в регістрі послідовного наближення і АЦП знову готовий до обробки і прийому даних. Цей АЦП може обробляти однополярний сигнал напругою до10,24В і двополярний ( 5,12В.
Встановлення АЦП у вихідний стан і запуск його в режим перетворення проводиться зовнішнім логічним сигналом «гашення перетворення». По закінченні перетворення АЦП виробляє сигнал «готовність даних», який означає, що на цифрові виходи поступила інформація.
Запуск АЦП в режимі переривання здійснюється видачею 0 в один з розрядів каналу С паралельного інтерфейсу. По закінченні перетворення на вході “готовність даних” з’являється сигнал логічного 0, який інвертується і подається на вхід синхронізації С тригера. При цьому на його вихід Q подається сигнал логічної одиниці, який поступає на вхід запиту переривання INT МП. Все це можливе тільки в тому випадку, коли INTE=1 (сигнал дозволу переривання). МП після запиту переривання встановлює INTE=0 (заборонене переривання) і видається слово стану з INTA=1 (підтвердження переривання) М1=1,WQ=1 і MEMR=0, тобто виконується машинний цикл переривання. На МП формується сигнал DBIN=1. Це означає, що МП читає з ШД деяку інформацію, яка не вибирається з пам’яті. В цей час на ШД поступає код команди RST 2 з буфера, який “пропускає” дані, оскільки на СК сигнал INTA=0, а тому і Е=0.
По цій команді МП переходить на підпрограму обробки переривань. Для читання даних АЦП на нього через канал С паралельного інтерфейсу поступає сигнал логічної одиниці.
4.2 Вибір ЦАП
В якості мікросхеми ЦАП для даного цифрового фільтра з дванадцятирозрядним вихідним сигналом (результатом) цілком підходить К594ПА1. Ця мікросхема представляє собою 12-розрядний паралельний ЦАП з сумуванням струмів і комбінованою матрицею (зважених резисторів у восьми старших розрядах і R-2R в чотирьох молодших розрядах). В схему ЦАП входять елементи, що розширюють його функціональні можливості: два резистори з номіналом 5 кОм, включення яких у ланцюг зворотнього зв’язку зовнішнього ОП забезпечує роботу ЦАП з однополярним виходом по напрузі 0..10В
Основні характеристики ЦАП.
Диференційна нелінійність (LD=(0.02%
Час встановлення вихідної напруги – 3,5мкс
Струм споживання – 25, 35 мА
+5В 19 20 24 -15В
23 5
4
+Uоп 100 21
7
8 3
9
10 Uвих
11
12
13
14 2
15 1
16
17
18 6
Рис. 6: “12-розрядний ЦАП К594ПА1” 5. Програми вводу інформації через АЦП і виводу через ЦАП.
Перш за все для організації вводу (виводу) з АЦП (ЦАП) за допомогою паралельного інтерфейсу ВВ55 потрібно ініціалізувати мікросхему ВВ55 керуючим словом, що заноситься в регістр керуючого слова.
1 0 0 1 0 0 0 1
канал С0-С3 програмується на ввід
канал В програмується на вивід
вибір режиму роботи
канал С4-С7 програмується на вивід
канал А програмується на вивід
вибір режиму роботи 0
ознака керуючого слова
Керуюче слово ініціалізації 91Н можна ввести командами:
MVI A, 91H
OUT FBH
Для початку перетворення АЦП потрібно його вхід “гашення / перетворення” послідовно вивести сигнал логічної одиниці і нуля.
Нехай до входу “гашення / перетворення” АЦП підключений розряд С4 каналу С. Тоді дана операція виглядатиме:
MVI A, 91H - вивід в С4 одиниці
OUT FBH
MVI A, 8H - вивід в С4 нуля
OUT FBH
Після цього АЦП приступив до перетворення вхідного сигналу в цифрофий код. По закінченні перетворення МП переходить до програми обробки переривання.
6. Програма цифрової обробки інформації
Програма цифрової обробки інформації здійснює обчислення за рівнянням ЦФ, тобто обчислення значення yn за заданими значеннями xi, yi та постійними коефіцієнтами. При цьому потрібно виконувати операції множення та додавання.
Програма цифрової обробки інформації повинна неодноразово виконувати такі операції як:
додавання багатобайтових чисел
віднімання багатобайтових чисел
множення багатобайтових чисел
Підпрограма додавання n-байтових чисел
Вхідні дані:
В регістрі А – кількість байт чисел
В регістрових парах DE i HL вкізівники на n-байтові числа
Вихідні дані:
В регістровій парі DE вказівник на результат додавання
11 addn: push h
11 push d
11 push b
11 push psw
5 mov c,a
4 sub a
7 anext: ldax d
7 adc m
7 stax d
5 inx d
5 inx h
5 dcr c
10 jnz anext
10 pop b
5 mov a,b
10 pop b
10 pop d
10 pop h
10 ret
Підпрограма віднімання n-байтових чисел
Вхідні дані:
В регістрі А – кількість байт чисел
В регістрових парах DE i HL вкізівники на n-байтові числа
Вихідні дані:
В регістровій парі DE вказівник на результат віднімання
11 subn: push h
11 push d
11 push b
11 push psw
5 mov c,a
4 sub a
7 snext: ldax d
7 sbb m
7 stax d
5 inx d
5 inx h
5 dcr c
10 jnz snext
10 pop b
5 mov a,b
10 pop b
10 pop d
10 pop h
ret
Підпрограма множення цілих n-байтових чисел без знаку
Вхідні дані:
В регістрі А – кількість байт чисел
В регістрових парах BC i HL вкізівники на n-байтові числа
Вихідні дані:
В регістровій парі DE вказівник на результат множення
11 muln: push h
11 push d
11 push b
11 push psw
11 push h
11 push d
10 pop h
7 call subn
10 pop h
11 push psw
5 fbh: inx b
5 dcr a
10 jnz fbh
5 dcx b
5 mnext: dcx b
11 push b
11 push psw
5 inx b
7 ldax b
11 push h
10 lxi h,5
10 dad sp
5 mov b,m
10 pop h
7 mvi c,8
11 mnextb: push h
11 push d
10 pop h
11 push b
11 push psw
5 mov a,b
7 call addn
10 pop b
5 mov a,b
10 pop b
10 pop h
4 rlc
10 jnc mnulb
11 push psw
5 mov a,b
7 call addn
10 pop b
5 mov a,b
10 pop b
5 mnulb: dcr c
10 jnz mnextb
10 pop b
5 mov a,b
10 pop b
5 dcr a
10 jnz mnext
10 pop b
5 mov a,b
10 pop b
10 pop d
10 pop h
10 ret
В програмі обробки переривання використовуються коефіцієнти a0, b0, b1 попередньо помножені на 216. Після проведення операцій розрахунку результат розрахунку ділиться на 216 – це дає можливість позбавитись операцій з плаваючою комою і при цьому досягнути дстатньо великої точності розрахунків.
В своїй роботі програма обробки переривання RST7 використовує ще дві підпрограми (підпрограму читання з АЦП і підпрограму запису в ЦАП) і розміщується з адреси 56 (7*8).
Підпрограма читання з АЦП
Вхідні дані:
HL містить адресу для збереження результату читання
Вихідні дані:
нема
11 getx: push psw
10 in 0
7 mov m,a
5 inx h
10 in 2
7 ani 3
7 mov m,a
5 dcx h
10 pop psw
10 ret
Підпрограма запису в ЦАП
Вхідні дані:
DE вказівник на дані для виводу
Вихідні дані:
нема
11 sety: push psw
11 push b
7 ldax d
10 out 1
5 inx d
7 ldax d
5 dcx d
4 rrc
4 rrc
5 mov b,a
10 in 2
7 ani 1fh
4 ora b
10 out 2
7 ani 0efh
10 out 2
10 pop b
10 pop psw
10 ret
Програма обробки переривання
4 int07: di
7 mvi a,4
10 lxi h.Xn
10 lxi d,Xn Очистка пам’яті під Х і читання Х
7 call subn
7 call getx
10 lxi b,A0
10 lxi d,TEMP1 A0*Xn -> TEMP1
call muln
10 lxi h,Yn1
10 lxi b,B0
10 lxi d,TEMP2 B0*Yn1 -> TEMP2
7 call muln
lxi h,TEMP1
7 call addn TEMP1 + TEMP2 -> TEMP2
10 lxi h,Yn2
10 lxi b,B1
10 lxi d,TEMP1 B1*Yn2 -> TEMP1
7 call muln
4 xchg
10 lxi d,TEMP2 TEMP2 - TEMP1 -> TEMP2 (Yn)
7 call subn
10 lxi h,TEMP2
5 inx h
11 push psw
7 mov a,m
5 inx h
7 mov c,m
5 inx h
7 mov b,m
7 ani 80h дiлення результату на 256
10 jz nincy TEMP2 - адреса Yn
5 inx b
7 nincy: mvi m,0
5 dcx h
7 mvi m,0
5 dcx h
7 mov m,b
5 dcx h
mov m,c
10 pop psw
10 lxi d,Yn2
10 lxi h,Yn2
7 call subn Yn1 -> Yn2
10 lxi h,Yn1
call addn
10 lxi d,Yn1
7 call subn
10 lxi h,TEMP2 Yn -> Yn1
7 call addn
7 call sety
4 ei
10 ret
Оцінка верхньої граничної частоти фільтру.
Оцінку проводимо з точки зору найнижчої швидкодії фільтру. В процесі виконання програм виконуються:
Підпрограма обробки переривань
Підпрограма множення (2 рази) (MN)
Підпрограма додавання (1 раз) (PLUS)
Крім того, в ході виконання підпрограма MN виконується один раз в підпрограмі DMULT.
Кількість тактів, за які виконується програма, приведені в наступній таблиці :
Назва програми
К-сть тактів
Число виконань за один цикл
К-сть тактів за цикл та виконання
Основна
425
1
425
ADDN
292
28
8176
SUBN
292
22
6424
MULN
535
3
1605
GETX
82
1
82
SETY
147
1
147
Для виконання програми необхідно N=16859 тактів.
Для max тактової частоти f=2,5МГц для МП КР580ВМ80, частота видачі інформації складає:
fвид. інф.=2,5МГц/16859=148,3Гц
За теоремою Котельникова, верхня гранична частота для фільтра складає:
fв= fвид. інф./2=74,15Гц
7. Опис функціонального вузла К589ИР12
Багаторежимний буферний регістр (ББР) К589ИР12 є універсальним 8-розрядним регістром, який складається з D-тригерів і вихідних буферних схем з трьома стійкими станами. Він має вбудовану селективну логіку і окремий незалежний D-тригер для формування запроса на переривання центрального процесора. Один або декілька ББР можуть бути використані для реалізації багатьох типів інтерфейсних і допоміжних пристроїв (регістри даних, буферні регістри з стробуванням даних, мультиплексори, двонаправлені шинні формувачі і т.д.). Умовне позначення ББР К589ИР12 зображено на рис 7.
Призначення виводів:
1,13 – входи вибору кристалу CS1 i CS2;
2 –вхід вибору режиму MD;
3,5,7,9,16,18,20,22 – інформаційні входи;
4,6,8,10,15,17,19,21 – інформаційні виходи;
11 – вхід строба EW;
12 – загальний GND;
14 – вхід установки нуля;
23 – вихід запиту переривання INR;
24 – живлення.
Інформаційні D-тригери повторюють вхідну інформацію при високому рівні сигналу EW, при низькому рівні сигналу EW відбувається збереження вхідної інформації. Виходи кожного інформаційного тригера під’єднані до вихідних і буферних ключів, що мають три стіких стани. Внутрішня шина видачі даних стробує кожний вихідний буфер. При напрузі на шині видачі даних вихідні буфери є розблокованими і дані поступають на вихід відповідної лінії вихідних даних (Q1…Q8).
Вибором кристалу керують входи CS1 і CS2. При низькій напрузі на вході CS1 i високій на вході CS2 доступ до пристрою є дозволеним.
Вхід MD визначає один з двох режимів роботи. При низькому рівні сигналу на вході MD пристрій працює у вхідному режимі. В цьому режимі вихідні буфери зачинені. Коли пристрій вибрано, керування записом відбувається по сигналу на вході EW. При сигналі високого рівня на вході MD пристрій працює в режимі видачі даних. В цьому випадку вихідні буфери відкриті незалежно від вибору пристрою.
Тригер запросу переривання (ТЗП) служить для генерації сигналу запросу на переривання в процесорній системі. При установці системи в вихідний стан сигналом низького рівня ТЗП встановлюється в стан високого рівня, тобто цей пристрій не потребує переривання. Одночасно з цим же сигналом відбувається установка в стан низького рівня регістра Р. Вихід ТЗП об’єднаний по АБО з виходом логічної схеми вибору пристрою. Прийнято, що ББР знаходиться в стані переривання, коли виходу INR відповідає напруга низького рівня. При роботі в режимі ввода (тобто на вході MD низький рівень) вхідний сигнал EW записує інформацію в регістр даних і установку ТЗП в стан низького рівня. На виході ТЗП встановлюється напруга високого рівня за умовою вибору пристрою (так само отримується сигнал переривання на виході INR). Приклад застосування К589ИР12 зображено на мал 8.
3 D1 INR 23
5 D2
7 D3 Q1 4
9 D4 Q2 6
16 D5 Q3 8
18 D6 Q4 10
20 D7 Q5 15
22 D8 Q6 17
14 CLR Q7 19
1 CS1 Q8 21
13 CS2
2 MD
11 EW
Рис. 7 “Умовне позначення ББР К589ИР12”
8. Висновки
В процесі виконання курсового проекту були розроблені компоненти технічного і програмного забезпечення мікропроцесорного пристрою, який включає аналогово-цифровий і цифро-аналоговий перетворювачі і виконує функцію лінійної системи автоматизованого регулювання. Система описується наступним пропорційно-інтегро-диференціальним рівнянням:
яке зв’язує аналогові сигнали х(t) на вході і y(t) на виході системи. МПП побудований на МП КР580ВМ80.
При заданих умовах: розрядність АЦП – 10, сигнал – однополярний (невід’ємний), організація обміну з АЦП – через переривання RST 7, вид функціонального вузла – системний контролер з викор. К589ИР12, було здійснено:
Часткову дискретизацію для заданого рівняння системи регулювання і отримато відповідне рівняння цифрового фільтра (ЦФ). Побудувано аналогову схему, яка описується заданим рівнянням.
Складено і описано структурну схему МПП.
Вибрано структуру представлення даних при заданій розрядності АЦП, який здійснює дискретизацію і квантування вхідного сигналу.
Вибрано типи АЦП і ЦАП. Складено принципові схеми підключення АЦП і ЦАП до МПП. Приведено часову діаграму роботи АЦП.
Складено на мові асемблеру мікропроцесора КР580ВМ80 програму вводу інформації через АЦП і виводу через ЦАП.
Складено програму відповідної цифрової обробки інформації. Оцінено верхню граничну частоту ЦФ.
Складено фрагмент принципової схеми реалізації функціонального вузла, вказаного в індивідуальному завданні.
9. Список літератури
Федорков Б.Г.,Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение –М.: Енергоатомиздат, 1990.
Проектирование микропроцессорной електронно-вычислительной аппаратуры: Справочник /В.Г.Артюхов, А.А.Будняк, В.Ю.Лапий и др. –К.: Техника, 1988.
Панчак Р.Т. Комп’ютери і мікропроцесорні системи. Курс лекцій –Львів.: 1999.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора