Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
ПРИСТРІЙ МІКРОПРОЦЕСОРНОЇ ОБРОБКИ АНАЛОГОВОЇ ІНФОРМАЦІЇ
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра САПР
Інформація про роботу
Рік:
2006
Тип роботи:
Курсова робота
Предмет:
Комп'ютери та мікропроцесорні системи
Група:
КН
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти та науки України
Національний університет “Львівська Політехніка”
Кафедра САПР
Курсова робота
З курсу “Комп’ютери та мікропроцесорні системи”
ПРИСТРІЙ МІКРОПРОЦЕСОРНОЇ ОБРОБКИ
АНАЛОГОВОЇ ІНФОРМАЦІЇ
Керівник:
Завдання
на курсову роботу студента
??????????
Тема роботи: Мікропроцесорна обробка аналогової інформації.
Термін здачі студентом закінченої роботи 20.XII.2006р
Вихідні дані для роботи:
Функціональна залежність: .
Розрядність АЦП і ЦАП: 8.
Полярність вхідного сигналу: однополярний невідємний.
Організація обміну з АЦП: через КПДП КР580ВТ57.
Об’єм ОЗП і організація мікросхеми пам’яті: 1К з організацією 256х1.
Вид функціонального вузла: Буферний регістр КР580ИР82.
Постановка задачі: Розробити компоненти технічного і програмного забезпечення мікропроцесорного пристрою на базі МП КР580ВМ80, який включає аналогово-цифровий і цифро-аналоговий перетворювачі і виконує функцію цифрової обробки аналогової інформації. Обробка описується заданим пропорційно-інтегро-диференціальним рівнянням, що пов’язує аналогові сигнали x(t) на вході і y(t) на виході системи.
Анотація
“Пристрій мікропроцесорнї обробки аналогової інформації”. Курсова робота. - НУ “Львівська політехніка”, каф.: САПР, дисципліна : “Комп’ютери і мікропроцесорні системи”, 2006.
Курсова робота складається з 37 сторінок, 10таблиць, 13 схем, і додатку.
В даній курсовій роботі розроблено компоненти апаратного і прогамного забезпечення мікропроцесорного пристрою, який включає аналого- і цифро-аналогові перетворювачі і виконує обробку за функціональною залежністю : аналогового сигналу. Дана робота охоплює ввід і первинну обробку аналогової інформації, подальшу цифрову обробку інформації за програмою і вхідними даними, а також вивід обробленої інформації в аналоговій формі для подальшого використання.
Зміст 5
Перелік умовних скорочень 5
Вступ 6
1. Синтез аналогової схеми фільтру 7
Пристрій, що реалізує на основі певної функціональної залежності перетворення вхідного аналогового сигналу у аналоговий вихідний сигнал називають аналоговим фільтром. Аналоговий фільтр може бути пасивним або активним. Активним називається фільтр, що оснований на застосуванні операційних підсилювачів; пасивним – фільтр на R, L,C елементах, що утворюють RC-, LC- або RLC- ланки. 7
2. Синтез структурної схеми цифрового фільтру 9
3.1 Вибір типу АЦП 11
3.3 Структура представлення даних 18
4. Структурна схема та алгоритм функціонування МПП 20
4.1 Опис структурної схеми МПП 20
4.2 Розподіл адресного простору 22
5. Загальна структура програми роботи МПП 26
5.1 Опис програм вводу, виводу 29
5.3 Оцінка верхної фінітної частоти вхідного аналогового сигналу 31
6. Опис функціонального вузла 32
Аналіз результатів та висновки 34
Список використаної літератури 35
Перелік умовних скорочень
АЦП
аналогово-цифровий перетворювач
ВІС
Велика інтегральна схема
ГТІ
генератор тактових імпульсів
ІС
інтегральна схема
КС
керуюче слово
МП
Мікропроцесор
МПП
мікропроцесорний пристрій
МПС
Мікропроцесорна система
МР
молодші розряди
ОЗП
оперативний запам`ятовуючий пристрій
ОП
операційний підсилювач
ПЗП
постійний запам`ятовуючий пристрій
ППІ
паралельний програмований інтерфейс
РКС
регістр керуючого слова
СК
системний контролер
СР
старші розряди
СШ
системана шина
ТГ
тактовий генератор
ТТЛ
транзисторно-транзисторна логіка
ЦАП
цифро-аналоговий перетворювач
ЦФ
цифровий фільтр
ЦІС
цифрова інтегральна схема
ША
шина адрес
ШД
шина даних
ШК
шина керування
КМОН
метал оксид напівпровідник – із комплементарною структурою
КПДП
контролер прямого доступу до пам’яті.
Вступ
Успіх інтегральних технологій привів до появи великих інтегральних схем з густиною розміщення компонентів до десятків та сотень тисяч транзисторів на одному кристалі. Степінь інтеграції підвищується в даний час великими темпами, густина ВІС з кожним роком подвоюється, звідси випливає, що відношення об’єму випуску заказаних ВІС, призначених для реалізації конкретних логічних схем до кількостів типів ВІС зі збільшенням степені інтеграції зменшується. Заказані ВІС в більшості випадків не вигідні для їх виготовлення і закажчика-розробника цифрових систем, так як будь яка нова логічна схема потребує створення дорогої вузькоспеціалізованої ВІС.
Вихід з даної ситуації полягає в підході в основі якого лежить використання можливості програмування на рівні логічного елемента. На даний час найбіль широко використовуються програмні логічні матриці різних рівннів і ВІС з багатократним програмуванням – управляємі логічні матриці, мікропроцесори і мікро-ЕОМ.
Основною частиною цифрового пристрою, в якому відбувається обробка інформації є процесор. Процесор складається з операційного пристрою і пристрою керування. Очевидно що МП не може функціонувати без інших інтегральних схем, що виконують функції синхронізації та узгодження. Сукупність інтегральних схем, сумісних по конструктивно-технологічному виконанню і призначених для сумісного використання при побудові мікропроцесорних систем, називається мікропроцесорним комплексом. Таким чином , МП виконує арифметичні та логічні операції, аналізує та приймає рішення , що міняють процес обрахунків, керує процесом вводу та виводу інформації.
Операційний пристрій складається з регістрів суматорів лічильників і т. д. В ньому виконуються арифметичні та логічні операції у відповідності з командами, які поступають з пристрою керування. Пристрій побудований за способом схемної логіки, будується на інтегральних схемах різного ступеня інтеграції , в тому числі на спеціалізованих ВІС шляхом вибору певного комплекту інтегральних мікросхем і способу вибору їх з’єднання. Функціонування його полягає в генерації послідовності керуючих сигналів , які виробляються керуючим пристроєм під дією синхронізуючих імпульсів. Функціонування такого пристрою серйозно залежить від схеми з’єднання.
При такій організації операційного пристрою та пристрою керування вони є вузькоспеціалізовані і будь яка зміна алгоритму функціонування або різноманітних коефіцієнтів в розрахункових співвідношеннях вимагає або повної заміни мікросхем, або їх доповнення і зміни схеми з’єднань цих мікросхем.
Розвиток мікроелектроніки та цифрових методів привів до нового напрямку в створенні радіоелектронних засобів, які будуються на принципах програмованої логіки. Тепер інженер розробляє електронну схему ,яка є уніфікованою а також алгоритм функціонування пристрою і програму роботи цього пристрою, тобто функції розробника апаратури перемістилися зі схемної області в програмну.
З застосуванням МП стало можливим в радіоелектронних пристроях широко впровадити принцип програмованої логіки, який полягає в тому, що всі перетворення, що відбуваються в ОП здійснюються за програмою записаною в пам’яті і реалізують функціонування радіоелектронного процесу.
1. Синтез аналогової схеми фільтру
Пристрій, що реалізує на основі певної функціональної залежності перетворення вхідного аналогового сигналу у аналоговий вихідний сигнал називають аналоговим фільтром. Аналоговий фільтр може бути пасивним або активним. Активним називається фільтр, що оснований на застосуванні операційних підсилювачів; пасивним – фільтр на R, L,C елементах, що утворюють RC-, LC- або RLC- ланки.
Основними елементами активних аналогових фільтрів є інтегратор, диференціатор та суматор
Давайте розглянемо мій приклад синтезу аналогового фільтру на основі заданої функціональної залежності:
(1.1)
де x(t) – вхідний аналоговий сигнал ; y(t) – вихідний аналоговий сигнал ; – стала величина.
Після розв’язання функціональної залежності ми отримаємо:
На основі операційного підсилювача ОП зібрана схема:
ОП1– інтегратор;
ОП3– операційний повторювач;
ОП2 – суматор (схема додавання- віднімання);
На Схемі 1. зображена функціональна схема аналогово фільтру.
Схема 1. Функціональна схема аналогового фільтра.
Аналогові схеми теж можуть бути побудовані без використання схем на ОП, тобто пасивні аналогові фільтри. Для синтезу використовуються значно простіші елементи R,L,C, що об’єднуються в RC-, LC-, або RLC-ланки. Вихідна напруга знімається з якого-небудь одного або двох послідовно з’єднаних елементів.
Синтез аналогової схеми може бути побудований таким чином. До заданого рівняння застосовується перетворення Лапласа, тобто:
x(t) X(p) , dx(t)/dt pX(p), dnx(t)/dtn pnX(p)
У нашому випадку функціональна залежність запишеться наступним чином
(1.2)
Отримане алгебраїчне рівняння розв’язується відносно Y(p).
Отримуємо коефіцієнт при Х(р), який є дробово-раціональним виразом. Формула цього виразу визначає аналогову схему:
Cхема 2. Функціональна аналогова схема фільтра на пасивних елементах
Технічні характеристики аналогових схем на практиці обмежені та потребують схем корекції від температурного дрейфу та інших зовнішніх впливів. Цифрові методи обробки інформації оминають ці недоліки і знайшли широке застосування з появою мікропроцесорних пристроїв. Мікропроцесорна обробка
характеризується збільшенням точності функціонального перетворення, швидкістю та гнучкістю, що забезпечується цифровим програмуванням та можливістю фільтрації більшого числа аналогових сигналів.
2. Синтез структурної схеми цифрового фільтру
Даний розділ включає виведення рівняння цифрового фільтру та реалізацію структурної схеми на основі одержаного дискретного рівняння.
В лінійних системах, що розглядаються, вхідний х(t) та вихідний y(t) аналогові сигнали в загальному випадку зв’язані пропорційно-інтегро-диференціальним законом регулювання.
Дискретизація аналогово рівня грунтується в заміні безперервної величини її дискретними відліками ( x(t)xn, y(t) yn ) і відповідними перетвореннями похідних .
В результаті часової дискретизації при заміні безперервної величини її дискретними відліками ( x(t)xn, y(t) yn ). При наявності в правій частині рівняння членів виду yn-1, фільтр називається рекурсивним, при відсутності таких членів – нерекурсивним.
Давайте підійдемо до детального розгляду нашого рівняння.
Вхідне рівняння має наступний вигляд:
Наступне співвідношення отримуємо з використанням наближень:
де t –інтервал дискретизації.
Останнє рівняння отримано в результаті часової дискретизації.
Так , ,
Даний фільтр є рекурсивним, тому що в рівнянні присутній елемент: .
Виходячи перетворень отримаємо структурну схему цифрового фільтра, приведену на наступному рисунку. Серед елементів схеми присутні: XY- елемент множення, DL – елемент затримки, та - суматор.
Схема 3. Структурна схема цифрового фільтра
3. Вибір і обґрунтування типу АЦП і ЦАП
3.1 Вибір типу АЦП
Вибір типу АЦП здійснювався за такими критеріями:
Кількість розрядів повинно відповідати умовам індивідуального завдання;
Керування роботою здійснюватиметься з мінімальними апаратними і програмними затратами;
Цифрові виходи повинні мати логічні рівні ТТЛ-логіки, тобто допускається пряме підключення до каналів вводу-виводу;
Відповідність полярності вхідного сигналу до завдання.
Серед запропонованих мікросхем АЦП, що відповідають заданим критеріям для побудови даного МПП найкраще підходить мікросхема К1113ПВ1. Незважаючи на те, що ця мікросхема 10-ти розрядна ( за умовами індивідуального завдання розрядність АЦП–8 ) її вибір пояснюється відсутністю серед запропонованих 8-ми розрядних АЦП мікросхем, які сумісні з ТТЛ логікою.
Ця напівпровідникова ВІС функціонально завершеного АЦП існує у варіантах А, Б та В і призначена для застосування в електронній апаратурі в складі блоків аналогового вводу. Мікросхема виконує функцію 10-розрядного аналого-цифрового перетворення однополярного або біполярного вхідного сигналу. Результати перетворення представляються у паралельному двийковому коді. Ця ВІС містить усі функціональні вузли АЦП, включаючи РПН, ЦАП, ДОН, ГТІ, вихідний буферний регістр із трьома станами, схеми керування. Для її експлуатації, необхідні всього два джерела живлення і змінні резистори. Вихідні каскади з трьома станами дозволяють зчитувати результат перетворення безпосередньо на шину даних МП. Декілька АЦП можуть обслуговувати один МП, і навпаки. По рівнях вхідних і вихідних логічних сигналів АЦП спрягається з цифровими ТТЛ ІС. Класифікація ВІС по групах А, Б, В проводиться за значеннями параметрів L (нелінійність) і LD (диференційна нелінійність).
Мікросхеми серії К1113ПВ1 виготовляються по біполярній технології, модифікованої для сумісного формування на кристалі біполярних транзисторів, а також елементів інжекційної логіки і тонкоплівкових прецизійних резисторів. Технологія дозволяє розмістити в одній ВІС досить велике число цифрових елементів і виконати аналогові вузли з високим рівнем параметрів. У процесі виробництва здійснюється налаштування АЦП до необхідних значень електричних параметрів шляхом підгонки опорів тонкоплівкових резисторів лазерним променем.
Мікросхеми К1113ПВ1 випускаються в 18-вивідному герметичному металокерамічному корпусі типу 238.18-1 із вертикальним розташуванням виводів.
Нумерація і призначення виводів мікросхеми: 1-8- цифрові виходи 2-9; 9- цифровий вихід 1 (СР); 10-напруга джерела живлення Ucс1; 11-гашення і перетворення; 12-напруга джерела живлення Ucc2; 13- аналоговий вихід; 14- загальний (аналогова земля); 15- керування зсувом нуля; 16-загальний (цифрова земля); 17-готовність даних; 18- цифровий вихід 10 (МР).
Схема 4. Умовне позначення мікросхеми АЦП К1113ПВ1
Номінальні значення напруг джерел живлення: Ucc1=5B 5% і Ucc2=-15B 5%. Діапазони їхніх граничних змін складають 4,5B Ucc15,5B і -16,5BUcc2-13,5B.
У ВІС К1113ПВ1 вихідний струм ЦАП порівнюється зі струмом, що протікає через вхідний резистор від джерела сигналу. Тим самим формується логічний сигнал керування РПП. Стабілізація розрядних струмів ЦАП здійснюється вмонтованим ДОН на основі стабілітрона з "прихованою" структурою.
Вмикання АЦП у режимі роботи з уніполярною вхідною напругою здійснюється підєднанням виводу 15 до цифрової землі (вивід 16). При цьому на виході вмонтованого ЦАП задається струм, рівний струмові СР, але протилежної полярності. При роботі АЦП з біполярною вхідною напругою електричні сигнали на вивід 15 не подаються.
Тактування РПП забезпечується імпульсами вмонтованого ГТІ з частотою проходження 300-400 кГц. Встановлення РПП у вихідний стан і запуск його в режим перетворення проводиться по зовнішньому сигналу "Гашення і перетворення". Після закінчення перетворення АЦП виробляє сигнал "Готовність даних" і інформація з РПП надходить на цифрові виходи через каскади з трьома станами.
При необхідності напруга UORN може бути доведене до значення 10,24 В з допомогою резистора зі змінним опором до 250 Ом.
Основні характеристики ВІС К1113ПВ1 наведені в таблиці1:
Таблиця 1
Характеристика
Не менше
Не більше
Нелінійність L, %
К1113ПВ1А
-0,1
0,1
К1113ПВ1Б
-0,2
0,2
К1113ПВ1В
-0,4
0,4
Диференційна нелінійність LD, %
К1113ПВ1А
-0,1
0,1
К1113ПВ1Б
-0,2
0,2
К1113ПВ1В
-0,4
0,4
Напруга зміщення нуля на вході UIO, мB
-30
30
Час перетворення tC, мкс
30
Струми споживання Icc1/Icc2, мA
10/20
Гранично припустимі значення електричних режимів експлуатації :
Діапазон уніполярної вхідної напруги, UIRN1, B
0
10,5
Діапазон біполярної вхідної напруги, UIRN1, B
-5,5
5,5
Роботу ІС демонструє часова діаграма, приведена на схемі 5.
Схема 5. Часова діаграма роботи ЦІС АЦП К1113ПВ1
Схема 6. Структурна схема підключення ВІС АЦП К1113ПВ1 до МПП.
На аналоговий вхід АЦП подається сигнал x(t). Цифрові виходи P(0-7) АЦП підключенні через шину даних до КПДП. Вивід АЦП П (пуск) подається з шини адрес через дишифратор. Цей сигнал кожен раз формується програмно.
Обмін даними між пам’яттю і АЦП здійснюється за допомогою КПДП (PCDMA).
3.2 Вибір типу ЦАП
В ЦАП цифрова інформація вводиться у вигдяді паралельного цифрового коду перетворюваного числа, а аналоговий сигнал на виході є носієм інформації.
Будь-який ЦАП складається з суматора і резистивної схеми. Резистивна схема може бути реалізована двояко: на основі зважених резисторів; на основі матриці R-2R.
Приведемо порівняльну характеристику деяких восьмирозрядних ЦАП (так як розрядність вихідного сигналу y(t) – 8 біт):
Таблиця 2
Мікросхема
Абс. похибка перетворен-ня, %
Нелінійність, %
Час встановлення вихідного струму, нс
К-ть виво-дів
Час затримки розповсюдження
К572ПА1
К572ПА3
-5;5
-2;2
-0,5;0,5
-0.195;0,195
20
10
16
24
6
—
Цих дві ВІС сумісні з логікою ЕСЛ. Для того, щоб не ускладнювати схему для узгодження з ТТЛ-логікою, я використаю 10-розрядну ЦАП, а лишні виводи заземлю.
Опишемо швидкодіючий ЦАП К572ПА1, який призначений для перетворення двійкового коду у струм, містить 10 розрядних струмових перемикачів і генератор струмів і побудований на основі матриці R-2R. Ця мікросхема характеризується малою споживаною потужністю і достатньою вихідною швидкодією (час перетворення становить 5 мкс). К572ПА1 – ЦАП перемножуючого типу. Поставляється в герметичному корпусі типу 201.16-8. Корпус металокерамічний; містить 16 виводів (двохрядне розміщення виводів). Виконанна на КМОН – технології з полікремнієвим затвором. В склад ЦАП-а входить прецезійна полікремнієва резистивна матриця типу R-2R, підсилювачі-інвертори (ПІ) для керування ключами, струмові двохполярні ключі, виконані на КМОН транзисторах.
Для роботи ЦАП в режимі з виходом по напрузі до ІС підключається ДОН і операційний підсилювач з колом зворотнього зв’язку, яке працює в режимі з сумуванням струмів.
Метод перетворення, що використовується в ІС К572ПА1, передбачає сумування у відповідності до заданого значення двійкового коду всіх розрядних струмів, які є зваженими по двійковому законі і пропорційних значенню опорної напруги на виводі 15.
Нумерація і призначення виводів мікросхеми:
1-2 – аналогові виходи;
3 – земля;
4-13 – цифрові входи;
14 – напруга живлення;
15 – опорна напруга UREF;
16 – вивід резистора зворотнього зв’язку;
Схема 7. Умовне позначення мікросхеми ЦАП К572ПА1
Ucc=-5,2В, UREF=-15В, струм споживання – 2мА.
Двійковий закон розподілення струмів зберігається при умові рівності виходів 1 і 2. Це забезпечує підключенню виводу 1 до інвертованого входу ОП, який включений у ланцюг зворотнього зв’язку. Неінвертований вхід ОП з’єднується з виходом 2 із шиною аналогової землі. При цьому здійснюється перетворення струму на виході 1 на пропорційну йому напругу на виході ОП. Резистор зворотнього зв’язку визначає значення коефіцієнта значення перетворення і напругу у кінцевій точці шкали.
При появі на одному з виходів ЦАП напруги високого рівня струм відповідної гілки резистивної матриці поступає на вихід 1, а при подачі низького рівня – на вихід 2. Для досягнення стабільності основних параметрів перетворення при впливі зовнішніх дестабілізуючих факторів до мікросхеми підключають резистор зворотнього зв’язку. В ЦАП КР572ПА1 він може бути розміщений всередині мікросхеми або підключатися ззовні,
При використанні джерела опорної напруги з підключення резистора зворотнього зв’язку, розміщеного на кристалі, крок квантування мікросхеми складає 10мВ.
Варіант схеми підімкнення ЦАП до МП пристрою зображено на схемі 7
Схема 8. Структурна схема підключення МП і мікросхеми ЦАП К572ПА1
3.3 Структура представлення даних
Структура представлення даних, які входять в рівняння цифрового фільтру, визначається виходом рівняння і розрядністю АЦП. При заданій розрядності АЦП –8 розрядів та вхідним додатнім одно полярним сигналом, для представлення xn потрібно 8 розрядів, тобто xn повинний виражатись одним байтом. Виходячи з цього, знайдемо, скільки розрядів займатиме результат yn .
Для заданого рівняння (дискретизованого) цифрового фільтру у вигляді:
(3.3.1)
тобто
(3.3.2)
коефіцієнти визначаються:
(3.3.3)
Тоді результат перетворення АЦП в залежності від вхідного сигналу подамо у вигляді таблиць.
Таблиця 3
Залежність вхідного сигналу і результату перетворення АЦП
Таблиця 4
Залежність цифрового входу yn і виходу після перетворення ЦАП
З рівності просто визначити, що всі коефіцієнти будуть ,більші за одиницю. Тому відведемо по одному байту для представлення коефіцієнтів a,b,c.
Отже для коефіцієнта a відводиться 8 розрядів. В свою чергу xn, xn-1 , yn-1 не можуть мати більше ніж 8 розрядів тому що така розрядність АЦП. Під добутки аxn, аxn-1, ауn-1 відводимо по 16 розрядів тому що добуток 8-ми розрядного і 8-ти розрядного чисел не перевищує 16 розрядів.
Отже максимальне значення yn буде 16 озрядів,.Так як в нас ЦАП 8-ми розрядний то виводиться лише 8 старших розрядів, а решта 8 неінформативні. Це пов’язано з тим, що в процесі мікропроцесорної обробки накопичуються похибки квантування АЦП, похибки округлення арифметичних операцій, похибки трансформацій та інші, які не доцільно відтворювати на виході системи.
Схема. 9.Структура представлення даних
У пам’яті всі дані розташовані з певної комірки в такій послідовності, як показано на Схемі 8. Під коефіцієнти a, b, c відводиться по одному байту, під змінні xn, xn-1, yn, yn-1 – також по одному байту. Кінцевий результат обчислень зсувається вправо до отримання 8-ми розрядів. Ці розряди записуються в пам’ять і виводяться на ЦАП.
Одержана структура визначає формати виконання арифметичних операцій обчислення вихідного значення цифрового фільтра.
4. Структурна схема та алгоритм функціонування МПП
4.1 Опис структурної схеми МПП
Для мікропроцесорних пристроїв характерна шинна структура, під якою розуміється те, що всі компоненти МПП під’єднані до системної шини.
Структурна схема можливої реалізації проектованого МПП наступна:
Схема 10.Структурна схема мікропроцесорного пристрою
Як ми бачимо до складу МПП входять наступні елементи: МП, ПЗП, ТГ, СК, ОЗП, АЦП, ЦАП, СШ. Системна шина в свою чергу складається з ША, ШД та ШК. ША є 16-розрядною односпрямованою; ШД 8-розрядна двоспрямована; ШК набір окремих ліній, які мають свою напрямленість.
МП в складі МПП виконує наступні функції:
формує адреси команд;
зчитує інформацію з зовнішніх пристроїв та пам’яті;
виконує над нею арифметичні та логічні операції;
аналізує результати і записує дані в пам’ять і зовнішні пристрої, функціонуючи при цьому під управлінням команд з деякої фіксованої множини;
при необхідності записує результати в пам’ять;
реагує на зовнішні сигнали.
ТГ призначений для формування синхроімпульсів та приймає участь в прийомі та видачі керуючих сигналів забезпечуючи функціонування МП та інших МПП.
ПЗП служить для постійного зберігання незмінної інформації необхідної для функціонування МПП (програма функціонування ЦФ ).
ОЗП служить для тимчасового зберігання інформації, що використовується при розрахунках.
СК призначений для формування певних керуючих сигналів (MEMR, MEMW, I/OR, I/OW, INTA).
КПДП реалізує контролерний обмін інформацією між зовнішніми пристроями і пам’яттю мікропроцесорної системи.
АЦП отримує на вході МПП аналоговий сигнал та перетворює його в цифровий код.
ЦАП здійснює зворотнє перетворення. Поступивший на його вхід двійковий код він перетворює у відповідний аналоговий сигнал.
Отже МПП працює за таким принципом: сигнал поступає на аналоговий вхід АЦП. АЦП перетворює сигнал в двійковий код, потім сигналом “готовність” робить запит на переривання КПДП .КПЛП в свою чергу переводить МП в стан захвату, зчитує дані з АЦП і записує в ОЗП за відповідною адресою. Потім КПДП передає керування МП. МП звертається до пам’яті для отримання нових команд та тимчасового збереження результатів. Отримавши результат, МП посилає двійковий код через КПДП на ЦАП, де код перетворюється у відповідний аналоговий сигнал, що поступає на вихід МПП.
Крім того в склад МПП входять наступні допоміжні елементи:
буферний регістр ;
окремі логічні елементи;
дешифратори.
Таблиця 5.
Позначення
Опис
Мікросхема
МП
мікропроцесор
КР580ВМ80
ГТІ
генератор тактових імпульсів
КР580ГФ24
СК
системний контролер
КР580ВК28
ШФ
шинний формувач
КР580ВА86
ПЗП
постійно запам’ятовуючий пристрій
К573РФ21
ОЗП
оперативно запам’ятовуючий пристрій
К155РУ5х32
КПДП
Контролер прямого доступу до памяті
КР580ВВ55
АЦП
Аналогово-цифровий перетворювач
К1113ПВ1
ЦАП
Цифро-аналоговий перетворювач
К572ПА1
4.2 Розподіл адресного простору
В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті, що визначається 16-розрядною адресною шиною.Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхроннай обмін інформацією за даними адресами з пам’ятю (ОЗП, ПЗП) та зовнішніми пристроями. При обробці інформації МП зчитує коди команд, операнди і записує одержаний вміст в регістри РЗК або виконує обмін інформації з пам’ятю та зовнішніми пристроями.
Можливі два підходи до організації звертання до пристроїв обміну інформації. Перший підхід використовує звертання до зовнішніх пристроїв, як до комірок пам’яті. Тобто, адресний простір, що відводиться для цих пристроїв включає 64К адрес. Однак, внаслідок повного вкладення адресного простору пристроїв вводу/виводу в простір адрес пам’яті, останнє пропорційно зменшується з збільшенням числа обслуговування зовнішних пристроїв вводу/виводу. До переваг даного підходу можна віднести можливість використання різноманітних команд пересилання даних.
Інший підхід використовує роздільне керування пам’ятю і зовнішніми пристроями.Лише дві команди IN і OUT, у випадку, призначені для обміну інформації з зовнішніми пристроями. Так, як для цих команд адреса для зовнішнього пристрою 8-ми розрядна, то МП КР580ВМ80 може звертатись до 256 пристроїв вводу і 256 пристроїв виводу. При цьому адрсний простір пам’яті буде максимальним (64К).
Схема 11 Розподіл простору адрес в МПП обробки аналогового сигналу.
Нижче приведені таблиці розподілу адресного простору схем пам’яті і зовнішніх пристроїв.
Таблиця 6
Адреси комірок пам’яті (ОЗП)
1111110000000000b
FC00h
Мінімальна адреса
1111111111111111b
ffffh
Максимальна адреса
Таблиця 7
Адреси комірок пам’яті (ПЗП)
0000000000000000b
0000h
Мінімальна адреса
0000001111111111b
03ffh
Максимальна адреса
Таблиця 8
Адреси регістрів КПДП
00000000b
0h
РА0
00000001b
1h
РЧЦ0
00000010b
2h
РА1
00000011b
3h
РЧЦ1
00000100b
4h
РА2
00000101b
5h
РЧЦ2
00000110b
6h
РА3
00000111b
7h
РЧЦ3
00001000b
8h
РКС(запис)
00001000b
8h
РСК(читання)
4.3 Алгоритм функціонування МПП.
Для всіх пристроїв існує режим початкового пуску. При одночасному включені живлення –5В, +5В і 12В (або послідовно у вказаному напрямку) і поступленні тактових імпульсів на мікропроцесор з генератора тактових імпульсів, всі регістри і прапорці МП встановлюються в довільні стани. Після цього подається з ГТІ на вхід RESET МП сигнал високого рівня тривалістю не менше 3 тактів – лічильник команд (РС), тригер дозволу переривання (вихід INTE), а також тригер підтвердження захоплення (вихід HLDA) скидаються, і мікропроцесор починає вибірку з пам’яті команд, розміщених з нульової адреси.
Алгоритм обробки інформації МПП наступний. Спочатку вхідний сигнал xn поступає на вхід АЦП. Коли АЦП перетворить аналоговий сигнал на цифровий то видає сигнал “готовність”, який поступає на вхід DRQ КПДП .Тоді КПДП сигналом HOLD переводить МП в стан захвату, і після підтвердження захвату , який приймає на вхід HLDA знімає з виходів АЦП двійковий код і записує за адресою яка записана в регістрі адрес. ПДП працює в режимах ТС-стоп і Автозагрузка тому відразу зчитує з пам’яті результат опрацювання (в першому циклі ще результату немає) і подає на входи ЦАП.
Після цього МП зчитує з пам’яті і опрацьовує цю інформацію і записує її в іншу комірку, з якої вже в наступному циклі КПДП зчитає з памяті результат опрацювання і подасть на входи ЦАП. Блок-схемa алгоритмe функціонування МПП приведенa в схемi 12.
Схема 12 Алгоритм функціонування МП – пристрою
5. Загальна структура програми роботи МПП
ORG 100H
mvi a,a ; занесення в пам’ять коефіцієнтів
sta FC02h
mvi a,b
sta FC03h
mvi a,c
sta FC04h
lxi sp,ffffh
lxi h,00h ;очищення комірок пам’яті для xn-1 та yn-1
shld FC05h
shld FC07h
Work
;завантаження регістру адресу каналу 2.
7 mvi a,00h
10 out 04h ;04h адреса регістру адресу каналу 2
10 out 04h
;завантаження числа циклів каналу 2
7 mvi a,00h ;кількість байт зменшене на одиницю
10 out 05h ;адреса регістру числа циклів 2.
7 mvi a,01000000b
10 out 05h
;завантаження регістру адресу каналу 3.
7 mvi a,09h
10 out 06h
7 mvi a,00h
10 out 06h
;завантаження числа циклів каналу 3.
7 mvi a,00h
10 out 07h
7 mvi a,10000000b
10 out 07h
7 mvi a,11001100b ;слово ррежиму
10 out 08h
7 mvi a,00h ;запуск АЦП
10 out 0f0h
;визначення xna
16 lda FC00h
5 mov e,a
13 lda FC02h
17 call dmult
16 shld FC0bh
;визначення xn-1b
16 lda FC05h
5 mov e,a
13 lda FC03h
17 call dmult
16 shld FC0eh
;визначення yn-1c
16 lda FC07h
5 mov e,a
13 lda FC04
17 call dmult
16 shld FC12h
;визначення yn
16 lhld FC0bh
5 mov c,h
5 mov d,l
;в регістрах СD- xna
16 lhld FC0eh
17 call minus
16 lhld FC12h
17 call minus ; в регістрах ВСD- yn
5 mov a,b
13 sta FC09h ; занесення 8 старших розрядів результату в комірки для yn
16 lda FC00h
16 sta FC05h ;занесення xn в комірку для xn-1
16 lda FC09h
16 sta FC07h занесення yn в комірку для yn-1
7 mvi a,00h ;гасіння АЦП
10 out 0f0h
10 jmp Work ;перехід на початок
dmult: ;підпрограма множення
10 lxi h,0h
5 mvi d,0
7 mvi c,8h
z3:
10 dad h
4 rlc
10 jnc z4
10 dad d
z4:
5 dcr c
10 jnz z3
ret
Програма віднімання BCD-зменшуване, EHL- від’ємник
minus:
5 mov a,d
7 sub l
5 mov d,a
5 mov a,c
7 sbb h
5 mov c,a
5 mov b,a
7 sbb e
5 mov b,a ;BCD- результат
10 ret
5.1 Опис програм вводу, виводу
Для організації обміну інформацією між МП та периферійними пристроями (в даному випадку ЦАП та АЦП) використовується КПДП КР580ВТ57. Отже щоб організувати і здійснити ввід і вивід потрібно задати режим роботи ІС КР580ВТ57, що робиться в режимі програмування. Перед програмуванням ВІС КР580ВТ57, слід визначити адреси регістрів. Адреси регістрів визначені і приведені в розділі 4.3.
Таким чином код програми, що програмує КПДП, має такий вигляд:
;завантаження регістру адресу каналу 2.
mvi a,00h
out 04h ;04h адреса регістру адресу каналу 2
out 04h
;завантаження числа циклів каналу 2
mvi a,00h ;кількість байт зменшене на одиницю
out 05h ;адреса регістру числа циклів 2.
mvi a,01000000b
out 05h
;завантаження регістру адресу каналу 3.
mvi a,09h
out 06h
mvi a,00h
out 06h
;завантаження числа циклів каналу 3.
mvi a,00h
out 07h
mvi a,10000000b
out 07h
mvi a,11001100b ;слово ррежиму
out 08h
В шостому і сьомому розрядах керуючого слова режиму записані одиниці, а це означає що КПДП працює в в режимах “Автозагрузка” і “ТС-стоп”, тобто після запиту на переривання з початку записується інформація з АЦП в память і відразу з відповідної комірки памяті дані подаються на ЦАП.
5.2 Опис програм обробки інформації
Як ми бачимо з блок-схеми алгоритму роботи МПП в процесі формування вихідного сигналу виконується ряд арифметичних операцій. Операції множення і віднімання виконуються декілька разів тому виділимо їх окремими модулями.
Підпрограма множення дво байтового числа на однобайтове без знаку.
Вхідні дані: регістер DE-множене; акамулятор A-множник.
Результат : регістри A, H, L-добуток(А-старші розряди L-молодші)
Програма використовує регістер С
10 lxi h,0h
5 mvi d,0
7 mvi c,8h
z3:
10 dad h
4 rlc
10 jnc z4
10 dad d
z4:
5 dcr c
10 jnz z3
ret
Програма віднімання BCD-зменшуване, EHL- від’ємник
minus:
5 mov a,d
7 sub l
5 mov d,a
5 mov a,c
7 sbb h
5 mov c,a
5 mov b,a
7 sbb e
5 mov b,a ;BCD- результат
10 ret
5.3 Оцінка верхної фінітної частоти вхідного аналогового сигналу
Оцінку верхньої фінітної частоти фільтру проводимо з точки зору найнижчої швидкодії фільтру. Для визначення верхньої граничної частоти фільтра необхідно вирахувати за скільки тактів виконається перетворення сигналу на вході АЦП в сигнал на виході ЦАП.
В процесі виконання програми виконуються:
обробка переривань;
основна програма;
підпрограма множення;
підпрограма віднімання.
Кількість тактів, за які виконуються дані фрагменти, приведені в таблиці:
Таблиця 9.
Назва програми
Кількість тактів необхідних для виконання програми
Число виконань даної програми за один цикл
Кількість тактів за цикл
Основна програма
594
1
594
підпрограма обробки переривань
8
1
8
підпрограма множення
475
3
1425
підпрограма віднімання.
61
2
122
Таким чином цикл перетворення відбувається за 2149 тактів. В такому випадку, частота видачі інформації при максимальній тактовій частоті процесора 2,5 Мгц рівна
fвид=2,5МГц/2149=1163 Гц
За теоремою Котельникова довільний сигнал, який має скінчений спектр, може бути точно перетворений в цифрову форму і потім відтворений за відліками цього дискретного сигналу при умові, що
,
де t інтервал дискретизації, fверх верхня фінітна частота аналогового сигналу.
Оскільки
,
то ,
а отже верхня фінітна частота фільтра fверх=581 Гц.
6. Опис функціонального вузла
Згідно із завданням на курсову роботу в даному розділі потрібно описати буферний регістр КР580ИР82.
Буферний регістр серії КР580ИР82 призначений для фіксації інформації.
Електричні параметри:
Технологія – ТТЛШ
Кількість активних елементів в кристалі – 524
Тип корпуса – 2140.20-1
Кількість виводів в корпусі – 20
Час затримки розповсюдження інформаційного сигналу, відносно сигналу на вході, (Uжив = 5 В; С = 30 пФ; R = 52,7 Ом; Uсигн = 2,14 В), - 30 нс.
Напруга живлення – 5 В 5%
Струм споживання від джерела живлення – 160 мА
Потужність розсіювання – 1 Вт
Діапазон робочих температур – від –10 С до +70 С
Схема. 13. Умовне позначення буферного регістра КР580ИР82
Таблиця 10
. Призначення виводів мікросхеми КР580ИР82
Номер вивода
Позначення
Тип вивода
Функціональне значення
20
+5 В
-
Живлення
10
GND
-
Загальний
1 – 8
DI0 – DI7
Виходи
Сигнали, які подаються на виводи 1 – 8, поступають на входи D – тригерів буферного регістра
19 – 22
DI0 – DI7
Виходи з високоімпендантним станом
На 19 – 12 виводяться стани тригерів буферного регістра, якщо на вхід OE подано сигнал дозволу, в протилежному випадку виводи 19 –12 знаходяться у високоімпендантному стані
11
STB
Вхід
Строб. По сигналу високого рівня, який поступає на вивід 11, інформація, яка подається на входи DI0 – DI7, записується в тригери буфера
9
OE
Вхід
Дозвіл видачі вмісту буфера регістра. Сигнал низького рівня на вході 9 дозволяє видачу на виводи DO0 – DO7 вмісту буферного регістра, а сигнал високого рівня переводить ці виводи у високоімпендантний стан
Якщо на вхід OE поступає дозволяючий сигнал низького рівня, а на вхід STB – сигнал високого рівня, то інформація зі входів мікросхеми передаються на виходи. Після переходу сигнала на вході STB з високого рівня на низький інформація, записана в буферний регістр, зберігається до появи дозволяючого сигнала на вході STB. Сигнал високого рівня на вході OE переводить виводи DO0 – DO7 у високоімпендантний стан.
Аналіз результатів та висновки
В даній курсовій роботі нами був розроблений МП – пристрій автоматичної системи регулювання на основі КР580ВМ80. Як видно по результатам роботи (отриманий МПП має верхню граничну частоту зчитування вхідного сигналу рівну 581 Гц.) даний пристрій є досить швидкодіючим. Проблема в тому, що якщо даний МПП буде застосований при проведенні вимірювань частота коливання вхідної напруги яких є досить високою. Тоді частота зчитування вхідного сигналу даного пристрою виявиться замалою, щоб точно описати форму вхідного сигналу і відобразити залежність вихідного сигналу. Для підвищення швидкодії МП – пристрою слід або вдосконалювати алгоритм обробки інформації, або використовувати більш потужний мікропроцесор, в систему команд якого входить команда множення, яка часто використовується у нашому алгоритмі роботи пристрою. Може підійти дуже відомий процесор фірми Intel 8088 або Intel 8086.
Можна також взагалі замінити мікропроцесор на набір інтегральних схем, що має суттєво вплинути на швидкодію роботи пристрою.
Список використаної літератури
Алексенко А. Г., Галицин А. А., Иванников А. Д. Проектирование радиоелектронной апаратуры на микропроцессорах: програмирование, типовые решения, методы отладки. М.; Радио и связь, 1984.
Майоров В. Г., Гаврилов А. И. Практический курс программирования микропроцессорных систем. М.; Машиностроение, 1989.
Корячко В. П. Микропроцессоры и микроЭВМ в радиоэлектронных средствах; Учеб. Для вузов по спец. ‘Конструирование и технология радиоэлектронных средств.’ М.; Внеш. Шк, 1990.
Федорков Б. Г., Телец В. А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. М; Енергоатомиздат, 1990.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора