розробка блоку ОЗП та ПЗП. Розрахунково - графічна робота з Комп'ютери та мікропроцесорні системи. Робота № 120484

Перехід до торгівельного партнера Binance

розробка блоку ОЗП та ПЗП

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Інститут комп’ютерних наук та інформаційних технологій

Факультет:

Не вказано

Кафедра:

Не вказано

Інформація про роботу

Рік:

2006

Тип роботи:

Розрахунково - графічна робота

Предмет:

Комп'ютери та мікропроцесорні системи

Група:

КН-313

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України Національний університет “Львівська політехніка” Інститут комп’ютерних наук та інформаційних технологій Кафедра САП Розрахункова графічна робота з дисципліни “Комп’ютерні та мікропроцесорні системи” на тему “ розробка блоку ОЗП та ПЗП ” Львів – 2006 Завдання до графічно-розрахункової роботи Тема: розробка блоку ОЗП та ПЗП. Постановка задачі: Розробити блок пам’яті заданого об’єму 4k x 8 на основі мікросхеми пам’яті з організацією 2k x 8 вибравши тип мікросхеми пам’яті та задавши область адресного простору. Зміст Постановка задачі Вступ 1. Вибір і обгрунтування типу мікросхеми пам’яті. ..............................5 2. Виділення адресного простору для блоку пам’яті……….....………8 3. Опис визначення кількості мікросхем пам’яті в блоці .....................8 4. Синтез схеми адресного дешифратора для блоку пам’яті................9 Аналіз результатів та висновки……………………………………….10 Список використаної літератури……………………………………...11 Додаток1. Схема ОЗП Вступ Напівпровідникові запам’ятовуючі пристрої (ЗП), є одним з основних типів пристроїв ЕОМ. За останні роки розроблені нові типи напівпровідникових ЗП з підвищеною місткістю і швидкодією. Завдяки своїй технологічності, надійності, малим габаритам напівпровідникові ЗП одержують все більше застосування в різних пристроях обчислювальної техніки. Існує багато класифікуючи BІС залам’ятовуючих пристроїв: За способами зберігання інформаційні BІС поділяються на статичні і динамічні. Статичні - елементарна комірка і біполярний елемент (бістабільний), фізичний стан якого під час звертання не руйнується. Динамічний - елементарна комірка яких представляє собою „конденсатор", який необхідно регенерувати за допомогою спеціальних схем. За організаційним принципом інформаційні BІС поділяються на одно розрядні (n*1) і багато розрядні (n*m). n - число адресів, m - число розрядів. За функціональністю інформаційні BІС поділяються на оперативні і постійні. Оперативні (RAM) - здійснюють запис і читання інформації майже за однаковий час, бувають енерго-залежними і енерго-незалежними. Постійні (ROM) - призначені для тривалого зберігання інформації і зчитування раніше записаної інформації, замість якої в процесі експлуатації не змінюється. Існують перепрограмовані постійні запам'ятовуючі пристрої ППЗП. Перепрограмування яких здійснюється користувачем за допомогою спеціальних пристроїв програматорів. За способом звертання до запам'ятовувачів BІС ЗП розрізняють: на адресні, звертання до комірок здійснюється шляхом нарощення або зменшення адресного коду. Без адресні (асоціативні) пошук інформації яких здійснюється за ознакою яка міститься в самій інформації. За технологією виконання BІС ЗП поділяються: ттл МОН - метол-окисо напівпровідник І2Л - інжекційна логіка Вибір і обгрунтування типу мікросхеми пам’яті Модулі ЗП, що становлять частину блоку ЗП, є функціонально закінченими пристроями, оптимальними для даного ВІС ЗП, забезпечуючі заданий інформаційний об'єм і швидкодію, а при необхідності дозволяючі нарощувати інформаційний об'єм ЗП (за адресами і розрядами). При побудові модуля на ВІС ЗП необхідно вирішити питання вибору типу ВІС ЗП і оптимальної організації накопичувача ЗП - тобто співвідношення числа слів і розрядів. Від вибору типу ВІС ЗП і способу об'єднання залежать основні характеристики модуля ЗП: місткість, швидкодія, потужність споживання, габарити, надійність і інші параметри. При об'єднанні ВІС ЗП необхідно передбачити відповідні схеми узгодження навантажень по входах і виходах. Існує три способи збільшення інформаційної ємності накопичувача модуля ЗП: збільшення розрядності слів; збільшення кількості слів; збільшення розрядності і кількості слів. Модульний принцип побудови ЗП дозволяє створювати блоки ЗП з різними параметрами. При створенні модульних ЗП найчастіше не вдається в рівній мірі використовувати допустиму здатність навантаження схем управління і об'єднаних виводів ВІС, що приводить до деякого збільшення апаратурних витрат. Проте це дозволяє декілька підвищити швидкодію (при недовантаженні зменшується затримка в елементах) і надійність модульних ЗП. При проектуванні блоків пам'яті вибираючи мікросхеми користувач вибирає їх згідно з найважливішими характеристиками, до яких належить: тип ЗП і його структурні особливості; загальна ємність ЗП, бітах. Кілобітах і мегабайтах, визначаєтьсясумарною кількістю комірок і їх розрядності; часові параметри. Час вибірки - це час від моменту подачі сигналузапису або зчитування до моменту завершення відповідної операції.Час звертання - визначається як час з моменту подачі сигнату на записабо зчитування до моменту закінчення всіх операцій по виконаннюцієї дії і появи сигналу готовності мікросхеми. Цикл пам'яті - часнеобхідний для запису і зчитуванні інформації із запам'ятовуючогопристрою; електричні параметри; технологічне виконання. При побудові, передімною виникла проблема нарощення об'єму: Для організації ОЗП індивідуального завдання я вибрав мікросхему спираючись на її основні характеристики. Для ОЗП я вибрав мікросхему КР537РУ8А, тому що в порівнянні з іншими мікросхемами які мають інформаційну ємність 2k, дана мікросхема мала кращий час вибору адреси, і час циклу запису. Характеристики мікросхеми КР537РУ8А: Інформаційна ємність 16384 біт Організація 2048 слів* 8 розряд Напруга жтвлення 5В ±5% Споживання потужності в режимі звертання при F=1 МГц не більше 370мВт Діапазон температур -10... +70 °С Вихід три стани Сумісність: по входу з ТТЛ і КМОП-схемами по виходу з ТТЛ і КМОП-схемами Тип корпуса пластмасовий, 239.24-2 Призначення виводів мікросхеми КР537РУ8А Виводи Призначення Позначення 1...4, 5 6, 12,13 14, 15, 16, 11 7 10 8 18 9 Адресний вхід Вхід даних Вихід даних Вибір мікросхеми Сигнал запис/зчитування Напруга джерела Загальний А0...А3 А10 А7,А8,А9 A6, A5, A4 CS1 DO CS2 WR/RD Ucc 0B Істинності мікросхеми КР537РУ8А CS2 WR/RD A0…A11 CS1 D0 Режим роботи H L L L Х L L H Х А А А Х L H Х Roff Roff Roff Дані в прямому коді Зберігання Запис 0 Запис 1 Зчитування Виділення адресного простору для блоку пам’яті В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті (216), що визначається 16 - розрядною адресною шиною. Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхронний обмін інформацією за даними адресами з пам‟яттю (ПЗП, ОЗП) та зовнішніми пристроями. При обробці інформації МП зчитує коди команд з ПЗП, а дані зчитує чи записує в ОЗП або виконує обмін інформації з пам‟яттю та регістрами РЗК. В даному завданні потрібно реалізувати ОЗП об‟ємом 8К (8192б). Оскільки адресний простір КР537РУВМ80 є від 0000h до FFFFh, то даний ОЗП можна розмістити починаючи з адреси Е000h закінчуючи адресою FFFFh. Опис визначення кількості мікросхем пам’яті в блоці Згідно поставленого завдання необхідно побудувати ОЗП об’ємом 4Кбайт на базі мікросхем 2048(8. Для цього необхідно наростити об’єм. Визначимо, яка кількість мікросхем потрібна для нарощення об’єму, після нарощення розрядності, за формулою: , де N – потрібний об’єм пам’яті; Ni – об’єм пам’яті однієї мікросхеми. L = 4096:2048 = 2. Об’єднаємо ці 2 мікросхеми послідовно. Отже, ми отримали загальну схему пам’яті, яка складається з двох мікросхем 2048(8. Синтез схеми адресного дешифратора для блоку пам’яті Для адресного розподілу окремих мікросхем використовуються адресні дешифратори (АДш), число виходів яких рівне L числу мікросхем, а число входів визначається за заданим об’ємом та виділеним простором адрес для блоку пам’яті. Синтез схеми адресного дешифратора складається з послідовних етапів: табличного задання початкової та кінцевої адреси для заданого блоку пам’яті; представлення логічних виразів у СДНФ або СКНФ на основі таблиці; побудова комбінаційної схеми адресного дешифратора но основі логічного виразу. IС - A15 A14 A13 A12 А11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 Miн. Макс. 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 Miн. Макс. 0 0 0 0 0 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Аналіз результатів та висновки Під час виконання розрахунковой роботи я ознайомився з принципами роботи та основними типами запам’ятовуючих пристроїв, які використовуються під час синтезу мікропроцесорних систем. А також, навчився синтезувати ОЗП виходячи з потрібного об’єму і розрядності на певній елементній базі. За способом зберігання інформації ЗП бувають статичними і динамічними. Елементи пам'яті статичних ЗП є бістабільні елементи, що визначає потенційний характер управляючих сигналів і можливість читання інформації і без її руйнування. Список використаної літератури 1. Баранов В.В. и др. Полупроводниковые БИС запоминающих устройств. -М.: Радио и связь, 1987. 2. С.Т. Хвощ, Н.Н. Варлинский, Е.А. Попов, Микропроцессоры и микро-ЄВМ в системах автоматического управления: Справочник.-Л.: Машиностроение,1987. 3. Б.А. Калабеков Цифровые устройства и многопроцессорные системы: Учебн.пособие .-М.: Горячая линия-Телеком,2003.-336с. 4. А.Ю. Гордонова, Ю.Н. Дякова, Великі інтегральні схеми запамятовуючих пристроїв, 1990. ДОДАТОК 1

Розрахунково - графічна робота Комп'ютери та мікропроцесорні системи

01.01.1970 03:01-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись