Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2009
Тип роботи:
Лабораторна робота
Предмет:
Моделювання
Група:
ІБ – 34
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»
Моделювання і дослідження роботи лічильників та суматорів
Лабораторна робота № 8
Львів – 2009
Мета роботи: одержання практичних навичок у побудові й контролі працездатності таких операційних вузлів як лічильники та суматори, а також дослідження різних схем методом моделювання з використанням програми Electronіcs Workbench.
Завдання
Зібрати й досліджувати роботу 3-х розрядного підсумовуючого й віднімаючого лічильників з послідовними переносами в статичному режимі.
Лічильники зібрані на синхронних D- тригерах, включених по логіці роботи асинхронних Т-тригерів. Крім того, у схемі використані входи установки тригерів в 0 (перемикачі 2 і 3).
Підсумовуючий лічильник
Віднімаючий лічильник
Досліджувати роботу підсумовуючого лічильника в динамічному режимі. Для цього підключити до рахункового входу генератор імпульсів, а до виходів генератора й лічильника - логічний аналізатор.
Зібрати схему повного однорозрядного суматора на напівсуматорах і перевірити його роботу в статичному режимі. Змінюючи значення змінних А и В (однойменні розряди чисел) і Р (перенос із молодшого розряду) побудувати таблицю істинності для суми й переносу в наступний розряд. Зрівняти отримані таблиці з таблицями істинності для повного однорозрядного суматора.
Таблиця істинності повного однорозрядного суматора
pi-1
xi
yi
Si
pi
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
Зібрати й досліджувати схему 3-х розрядного суматора, задаючи різні числа для додавання. Результати оформити у вигляді таблиці й занести у звіт.
Carry In| A | B | Sum | Carry Out
--------------------------------------------
0 | 0 | 0 | 0 | 0
0 | 0 | 1 | 1 | 0
0 | 1 | 0 | 1 | 0
0 | 1 | 1 | 0 | 1
1 | 0 | 0 | 1 | 0
1 | 0 | 1 | 0 | 1
1 | 1 | 0 | 0 | 1
1 | 1 | 1 | 1 | 1
Зібрати й досліджувати в статичному режимі схему двоїчно-десяткового лічильника на мікросхемах 7473. Кожна мікросхема містить у собі два синхронних JK-тригери з асинхронними входами установки в "0" і прямими й інверсними виходами тригерів. За допомогою перемикача "Spase" імітується подача на входи "CLK" імпульсу. При цьому на входи установки в "0" у режимі рахунку повинен бути поданий високий рівень напруги.
Побудувати 8-розрядний підсумовуючий і 8-розрядний віднімаючий лічильник.
Підсумовуючий лічильник
Віднімаючий лічильник
Висновок: на даній лабораторній роботі я ознайомилася з такими операційними вузлами як лічильники та суматори, навчилася моделювати схеми та досліджувати їх роботу в середовищі Electronіcs Workbench.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора