Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Лабораторна робота
Предмет:
Моделювання
Частина тексту файла (без зображень, графіків і формул):
Лабораторна
робота № 8
Моделювання й дослідження роботи вузлів комутації й контролю з використанням програми Electronіcs Workbench
Мета роботи:
Метою лабораторної роботи є: одержання практичних навичок у побудові й контролі працездатності таких вузлів як дешифратори, шифратори, мультиплексоры, демультиплексоры, перетворювачі кодів, розподільники сигналів і схем контролю парності; вивчення можливостей програми Electronіcs Workbench по побудові й дослідженню перерахованих вище вузлів; одержання навичок у дослідженні різних схем методом моделиро-вания.
Короткий опис і знайомство із програмою
Програма Electronіcs Workbench призначена для побудови електронних схем будь-якої складності (аналогових і цифрових) з наступною перевіркою їхньої роботи методом моделювання. Електронна база, закладена в програмі, містить велика кількість елементів, схем і вузлів цифрові й аналогової техніки, виконаних у вигляді мікросхем. Для ознайомлення з можливістю програми й методами моделювання роботи електронних схем необхідно використати матеріал, викладений в аналогічному пункті опису лабораторної роботи 5.
Загальні відомості про вузли для комутації сигналів
і перетворення кодів
У БЦВМ, крім розглянутих раніше операційних вузлів, є більша група вузлів, що використається для вироблення різних керуючих сигналів (серій керуючих імпульсів), для перетворення кодів з одного виду в іншій, для комутації зв'язків між різноманітними вузлами й т.д.
Це особливий вид функціонально закінчених вузлів, які будуються з використанням логічних елементів, тригерів, регістрів і лічильників. Такі вузли можуть бути виконані у вигляді окремих мікросхем і застосовуються для побудови пристроїв БЦВМ. До них можна віднести дешифратори, шифратори, мультиплексори, демультиплексори, перетворювачі кодів, розподільники імпульсів і ін.
Дешифратори
Дешифратором називається комбінаційна схема з декількома входами й виходами, що перетворить двійковий код, що подається на входи, у сигнал на одному з його виходів.
У загальному випадку дешифратор з "n" входами може мати до 2n виходів, які звичайно нумеруються десятковими цифрами, еквівалентними значенням двійкових кодів. Наприклад, у тривхідному дешифраторі при подачі на вхід двійкового коду 011 одиничний сигнал з'явиться на виході 3, а на інших виходах сигнал буде дорівнює нулю.
Робота дешифратора описується системою логічних рівнянь
де fі - значення функції дешифратора на і-ом виході, а означає або наявність інверсії змінної, або її відсутність. Кількість рівнянь дешифратора відповідає кількості його виходів. Величина "і" відповідає номеру набору змінних, при якому функції приймають одиничне значення.
Дешифратори в БЦВМ використаються в наступних випадках:
% для формування керуючих сигналів залежно від значення вхідного коду;
% для розшифровки коду операції виконуваних команд;
% для декодування адреси осередків оперативної або постійної пам'яті;
% у перетворювачах інформації "аналог-цифрова" і т.д.
По способі побудови схеми дешифраторів можуть бути одноступенева (лінійними) або багатоступінчастими. Спосіб побудови дешифратора визначається видом рівнянь, якими описується його робота. Наведена вище система рівнянь характерна для лінійного дешифратора. При побудові функціональної схеми дешифратора рівняння розглядаються як незалежні й реалізуються на логічних елементах.
Розглянемо як приклад побудова лінійного дешифратора на три входи й вісім виходів. Таблиця істинності, що описує роботу дешифратора, має вигляд таблиці 8.1.
Таблиця 8.1.
X
Значення логічних функцій
Система рівнянь логічних
функцій
x2
x1
x0
f0
f1
f2
f3
f4
f5
f6
f7
0
0
0
1
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
0
0
1
0
0
1
1
0
0
0
0
0
0
0
1
0
1
1
1
0
0
0
0
0
0
0
1
Побудована по цих рівняннях схема (див. малюнок 8.1) являє собою вісім незалежних тривхідних схем І. Прямі й інверсні значення розрядів коду можуть зніматися із прямих і інверсних виходів регістра або лічильника. Недоліком такої схеми дешифратора є пряма залежність числа входів схем І від розрядності вхідного коду, що приводить до технологічних труднощів реалізації елементів у вигляді мікросхем. Якщо побудувати лінійний дешифратор на логічних елементах з невеликим числом входів, то це приведе до різкого збільшення їхнього числа. Наприклад, якщо побудувати наведену на малюнку 8.1 схему на елементах І на два входи, те їх буде потрібно у два рази більше, тому що
У загальному випадку, якщо перетворити вихідну систему логічних рівнянь до виду
то можна одержати схему дешифратора пірамідального виду на двовхідних логічних елементах, при цьому зменшивши їхню загальну кількість у порівнянні з кількістю елементів, необхідних для побудови лінійного дешифратора.
Як приклад , побудуємо пірамідальний дешифратор на чотири входи й шістнадцять виходів, робота якого описується системою рівняння типу .
Схема наведена на малюнку 8.2.
Недоліком схеми є її багатоступінчатість, що приводить до збільшення як апаратурних витрат, так і часу спрацьовування.
Тому часто на практиці будують лінійно-матричні дешифратори з використанням двовхідних логічних елементів. Загальна кількість елементів для побудови таких дешифраторів потрібно менше, ніж для пірамідальних дешифраторів. Принцип побудови таких дешифраторів складається в розбивці вихідних логічних функцій на групи, у яких утримується від двох до n/2 змінних. Нехай вихідні рівняння розбиті на дві групи
Позначимо першу групу змінних через Аq, а другу групу - через Вq.Тоді
Потім по цих рівняннях будують лінійні дешифратори окремо для Аq і Вq, використовуючи їхні виходи для одержання остаточних значень вихідних функцій усього дешифратора fі .
Нехай n=4,
Логічні функції будуть мати вигляд:
f0= A0B0, f0=A0B0, f1= A0B1, f2= A0B2, f3= A0B3, f4= A1B0, f14= A3B2, f15= A3B3.
Схема дешифратора, побудована відповідно до цих рівнянь, показана на малюнку 8.3.
Дешифратори, виконані у вигляді мікросхем, звичайно мають обмежена кількість входів, а саме два, три або чотири. Однак, ці мікросхеми можна використати для побудови дешифраторів на будь-яку кількість входів. Для цього в мікросхемах є додаткові входи керування, при подачі сигналу високого рівня на які дешифратор перетворить цифровий код на вході в одиничний сигнал на одному з виходів. При низькому рівні сигналу на керуючому вході на всіх виходах дешифратора мають місце нульові сигнали. На малюнку 8.4 показаний приклад побудови дешифратора на чотири входи й шістнадцять виходів з використанням мікросхеми дешифратора на два входи й чотири виходи.
Нехай, наприклад, код на вході дешифратора відповідає коду =0110, тобто 610. Тоді сигнал високого рівня з'явиться на f6=1.
Шифратори
Шифратором називається схема, що перетворить сигнал на одному з його входів у двійковий код на виходах. Рівняння, що описують роботу шифратора, записуються з таблиці, у якій кожному із входів привласнюється цифровий код. Логічні функції, що становлять рівняння, являють собою залежності відповідного розряду коду від змінних, у якості яких приймаються відповідні позначення входів.
Код (адреса) датчика
Номер датчика
D
X3
X2
X1
X0
0
0
0
1
D1
0
1
0
0
D2
0
1
0
1
D3
0
0
1
0
D4
1
1
0
0
D5
1
0
0
1
D6
0
1
1
1
D7
1
0
1
0
D8
1
1
1
0
D9
1
1
1
1
D10
Таблиця 8.2
Принцип побудови й роботу шифратора доцільно розглянути на конкретному прикладі. Нехай деякий бортовий пристрій має 10 датчиків, з яких по певному алгоритмі знімаються показання й заносяться по командах у процесор БЦВМ. Отже, кожному датчику повинен бути привласнений двійковий код, що є його адресою й вказується в команді опитування датчиків. Відповідність номера датчика і його адрес наведені в таблиці 8.2.
З таблиці виписуються логічні рівняння:
X0=D1+D3+D6+ D7+D10 , X1=D4+D7+D8+ D9+D10, X2=D2+D3+D5+ D7+D10,
X3=D5+D6+D8+ D9+D10
Після перетворення за правилом де Моргана одержимо систему рівняння в базисі І-НЕ.
Схема шифратора на елементах І-НЕ представлена на малюнку 8.5.
Мультиплексори
Мультиплексор являє собою комбінаційну схему, що здійснює комутацію одного з n вхідних сигналів на загальний вихід залежно від значення коду адреси на адресних входах. Якщо число адресних входів "m" , то можливо комутацію "n 2 m " входів мультиплексора.
Рівняння виходу мультиплексора записується в наступному виді:
де Ai=am-1 am-2…a1 a0 являє собою адреса і-го входу мультиплексора,
Xі- значення сигналу на і-ом вході мультиплексора, а " " означає наявність або відсутність заперечення змінної. Приклад побудови мультиплексора на чотири входи і його умовне графічне позначення показані на малюнку 8.6.
Сигнал на вході EN використається для керування роботою мультиплексора. Якщо сигнал на цьому вході дорівнює нулю, то на всіх виходах дешифратора будуть низькі рівні сигналів, рівні логічному нулю, і на виході мультиплексора завжди буде нуль.
Мультиплексор із чотирма входами, виконаний у вигляді мікросхеми, може бути використаний для побудови мультиплексорів з більшим числом входів і для реалізації простих логічних функцій.
На малюнку 8.7 наведений приклад побудови мультиплексора на шістнадцять входів. Входи керування EN поєднуються разом, також поєднуються й однойменні адресні входи всіх мікросхем мультиплексорів.
Для реалізації логічної функції необхідно мати її таблицю істинності. Потім на адресні входи мультиплексора подати логічні змінні, а на комутируються входи, що, - відповідні значення логічної функції.
Нехай, наприклад, необхідно реалізувати на мультиплексорі наступну логічну функцію:
На малюнку 8.8 наведена таблиця істинності цієї функції й сигнали, які необхідно подавати на входи при відповідному наборі значень змінних.
Демультиплексори
Демультиплексор виконує функцію, зворотну мультиплексору, і являє собою комбінаційну схему, комутуючу вхідний сигнал на один з "n" виходів залежно від значення коду на адресних входах.
Схема демультиплексора може бути побудована з використанням дешифратора й логічних схем. На малюнку 8.9 показана функціональна схема демультиплексора на чотири виходи і його умовне графічне позначення.
Демультиплексор, виконаний у вигляді мікросхеми з невеликим числом виходів, може бути використаний для побудови демультиплексора з будь-якою кількістю виходів. На малюнку 8.10 зображений демультиплексор на вісім виходів, складений із двох мікросхем із чотирма виходами кожний.
Перетворювачі кодів
У бортових цифрових обчислювальних пристроях використаються різні способи кодування інформації. Коди символів, виведених на екрани дисплеїв і коди цифрової інформації, збережені в пам'яті, можуть не збігатися. Цифрові коди, формовані лічильниками в процесі рахунку імпульсів, залежать від схеми лічильника й можуть істотно відрізнятися друг від друга при підрахунку однакового числа імпульсів.
Тому виникає необхідність у перетворенні кодів з одного виду в іншій. Ці операції виконуються спеціальними вузлами, що одержали назву перетворювачів кодів.
Розглянемо принцип побудови перетворювачів кодів на прикладі рішення конкретного завдання. Нехай, наприклад, необхідно побудувати схему керування 7-сегментним індикатором, що здійснює індикацію стану двійково-десяткового лічильника у вигляді десяткових цифр. Структурна схема керування індикатором і таблиця відповідності кодів двійково-десяткового лічильника формованим індикатором цифрам представлена на малюнку 8.11.
Якщо розглядати значення сигналів, що надходять на відповідні сегменти, як значення логічних функцій, а в якості змінних використати розрядні сигнали лічильника, то перетворювач кодів може бути описаний системою рівнянь, наведеної нижче.
a=F(0,2,3,5,6,7,8,9); b=F(0,1,2,3,4,7,8,9); c=F(0,1,3,4,5,6,7,8,9); d=(0,2,3,5,6,8,9);
e=F(0,2,6,8,); f=F(0,4,5,6,8,9); g=F(2,3,4,5,6,8,9).
У логічних функціях як аргументи перераховані номери наборів змінних, на яких функція приймає значення одиниця, тобто функції записані в зробленій диз'юнктивній нормальній формі. Такі функції зручно мінімізувати за допомогою карт Карно.
На підставі наведених вище карт Карно після мінімізації одержимо систему рівнянь:
Система рівнянь записана в базисах І, АБО, НЕ та І-НЕ. На малюнку 8.12 зображена функціональна схема перетворювача кодів, побудована відповідно до наведеного вище рівняннями, у базисі І, АБО,НЕ.
Вузли схем контролю
Вузли схем контролю застосовуються в пристроях убудованого контролю БЦВМ. Вони є частиною схем, призначених для перевірки правильності роботи обчислювальної машини при виконанні різних операцій. У процесі виконання операцій контролюється отриманий результат: позитивний або негативний, дорівнює нулю або не дорівнює нулю, більше або менше певної величини й т.д. Крім того, контролюється правильність передачі інформації між вузлами або пристроями БЦВМ із використанням спеціальних кодів, порівняння результатів, отриманих при рішенні однієї й того ж завдання різними обчислювальними пристроями й т.п.
Схема визначення рівності нулю або одиниці
Схема являє собою комбінаційну схему, побудовану на підставі рівнянь і
для визначення рівності коду нулю й одиниці відповідно.
У цих виразах є і-м розрядом коду. Рівняння можуть бути записані в іншому виді з використанням логічної операції І, а саме:
Схема визначення порозрядного рівності або нерівності двох кодів
Схема будується у відповідності з наступними вираженнями для визначення рівності кодів:
і для визначення нерівності кодів:
У цих виразах X=xn-1 xn-2 …x1 x0 и Y=yn-1 yn-2… y1 y0 - порівнювані коди. Схема визначення рівності кодів показана на малюнку 8.13.
Схема визначення рівності двох із трьох однакових
кодів
У бортових обчислювальних комплексах для підвищення надійності їхньої роботи здійснюється резервування вхідних у комплекс обчислювальних пристроїв, що виконують ту саму програму рішення завдання й забезпечуючи одержання того самого результату. У випадку збігу результатів від двох або трьох незалежно працюючих БЦВМ отриманий результат уважається достовірним. На малюнку 8.14 показані вихідні регістри трьох БЦВМ, однойменні розряди отриманого результату яких рівняються між собою по мажоритарному принципі.
Схема порозрядного порівняння за принципом два із трьох являє собою схему І-АБО на три входи з одним виходом, на якому формується сигнал при збігу, принаймні , двох із трьох сигналів, що надійшли на входи. Схема реалізує логічну функцію
Схема визначення більшого (меншого) із двох кодів
Схема використається для визначення нерівностей (X(((Y( або (Y(((X( . У схемах подібного типу здійснюється послідовне порозрядне порівняння, починаючи зі старших розрядів. Якщо старші розряди не рівні xn-1 yn-1, то для X Y значення функції . Якщо ж старші розряди рівні xn = yn , те виконується рівність . При рівності розрядів рівняються наступні по старшинству розряди кодів, тобто розряди xn-2 і yn-2 . При цьому, якщо (X(((Y( , то .
Якщо позначити вихідний сигнал через D, то він буде дорівнює одиниці при виконанні нерівності X Y . У загальному виді логічна функція для побудови схеми має вигляд:
Нехай, наприклад, необхідно побудувати схему визначення більшого із двох трехрозрядних кодів X = x2 x1 x0 Y = y2 y1 y0 . Для (X(((Y( рівняння для побудови схеми має вигляд: де
Функціональна схема, побудована по наведеним вище рівняннях, дана на малюнку 8.15. При D=1 виконується нерівність (X(((Y( , а при D=0 - нерівність (Y(((X( .
Схема контролю кодів по парності (непарності)
Схема дозволяє визначити парну або непарну кількість одиниць у перевіряється коде, що. Порушення парності або непарності свідчить про появу одиночної помилки, викликаною трансформацією якогось розряду з 0 в 1 або навпаки.
Логічна функція двох змінних, виконуючу операцію "сложе-ние по mod 2", має вигляд . Функція приймає значення "1" при нерівності значень змінних, тобто при непарній сумі одиниць у двох розрядах. Для визначення парної суми одиниць необхідно взяти інверсію цієї функції.
Схема визначення непарності й парності суми двох змінних показана на малюнку 8.16.
Схема, наведена на малюнку 8.16, може бути використана для по-будови схеми контролю парності й непарності многоразрядного коду. Приклад побудови схеми контролю парності для пятиразрядного коду даний на малюнку 8.17.
Підготовка до виконання роботи
При підготовці до роботи необхідно:
1.Повторити теоретичний матеріал, викладений у даному описі.
2.Повторити можливості програми, викладені в описі до роботи 5.
Порядок виконання роботи
Завдання 1. Побудувати дешифратор на два входи на логічних елементах І, перевірити його роботу в статичному режимі. Схема дешифратора дана на малюнку 8.18.
Переконатися в працездатності схеми дешифратора, зняти його характеристики й помістити їх у звіт.
Завдання 2. Досліджувати роботу мікросхеми 74138, що представляє собою дешифратор 3 8 з керуючим входом G1. Для цього зібрати схему, показану на малюнку 8.19. До входів А, В и С підключити генератор слів, а до виходів - логічний аналізатор.
Схему й осцилограми, представлені на малюнках 8.19 і 8.20, занести у звіт.
Завдання 3. Зібрати схему дешифратора на двох мікросхемах 74138. Для цього об'єднати входи А, У и С, а як додаткові входи використати входи G1 мікросхем. Схема для дослідження й осцилограми сигналів на виходах дешифратора 4 16 показана на малюнку 8.21 і 8.22. Результати занести у звіт.
Завдання 4. Досліджувати мікросхему 74148, що представляє собою пріоритетний шифратор, що привласнює будь-якому активному з восьми наявних входів трьохрозрядний двійковий код, що відповідає номеру входу. Якщо
активізовано кілька входів одночасно, пріоритет завжди буде мати старший по номері вхід. Робота схеми описується таблицею 8.3.
Таблиця 8.3
Вхід
Вихід
Е1
0
1
2
3
4
5
6
7
А0
А1
А2
1
*
*
*
*
*
*
*
*
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
*
*
*
*
*
*
*
0
0
0
0
0
*
*
*
*
*
*
0
1
1
0
0
0
*
*
*
*
*
0
1
1
0
1
0
0
*
*
*
*
0
1
1
1
1
1
0
0
*
*
*
0
1
1
1
1
0
0
1
0
*
*
0
1
1
1
1
1
1
0
1
0
*
0
1
1
1
1
1
1
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
З таблиці треба, що вихідний код формується при низькому рівні сигналу на вході Е1 і низькому рівні сигналу на відповідному вході шифратора. Варто мати на увазі, що вихідний код А0А1А2 представлений в інвертованому виді. Байдужні стани позначені "*". Схема представлена на малюнку 8.23. Результати дослідження відбити у звіті.
Завдання 5. Побудувати мультиплексор на чотири входи, як показано на малюнку 8.24. Задаючи адресу входу, що комутирується, перемикачами [4] і [5], переконатися в працездатності мультиплексора. Якщо на обраний вхід по черзі подавати 0 і 1, то на виході повторюються ті ж сигнали. Якщо на невибрані входи по черзі подавати 0 і 1, то на виході завжди зберігається 0. Мікросхема 74138 є дешифратором 3 8, у якому використається в схемі два входи й чотири виходи.
Завдання 6. Зібрати схему для дослідження роботи мультиплексора на мікросхемі 74153 у статичному режимі (див. малюнок 8.25). Мікросхема включає два мультиплексора на чотири входи кожний. Перемикач "Spaсe" установлює мультиплексор у відключений стан. Перевірити роботу мультиплексора в різних режимах. Схему й результати занести у звіт.
Завдання 7. Досліджувати роботу перетворювача кодів, побудованого на мікросхемі 7447, у статичному режимі.
Двійково-десятковий код задається перемикачами [1], [2], [3], [4]. Семисегментний цифровий індикатор фіксує вводиться код, що, у вигляді десяткової
цифри. Схему, зображену на малюнку 8.26, і результати дослідження занести у звіт.
Завдання 8. Побудувати розподільник імпульсів на регістром зсуву й досліджувати його роботу в статичному й динамічному режимах. На малюнку 8.27
дано схему з використанням мікросхеми 74164 для дослідження в статичному режимі. Мікросхема являє собою восьмирозрядний регістр зсуву із послідовним входом і паралельними виходами. Регістр має асинхронне скидання (вхід CLR') і два входи, об'єднаних по логіці И, для послідовного уведення коду. Зрушення коду здійснюється вправо по позитивному перепаді імпульсів на вході CLK.
Перемикачем [1] у молодший розряд регістра записується 1, перемикач вертається в нижній стан. Вихід старшого розряду QH через схему АБО пов'язаний із входами A і B. За допомогою перемикача [3] імітується подача синхроімпульсів. Робота схема контролюється за допомогою розрядних
індикаторів 0,1,...7. Перемикач [4] повинен перебувати у верхньому поло-жении. Результати моделювання занести у звіт.
На малюнку 8.28 представлена схема включення розподільника імпульсів для роботи в динамічному режимі й тимчасові діаграми сигналів на виходах розподільника.
Завдання 9. Зібрати схему для перевірки на парність, показану на малюнку 8.29. Схема побудована на мікросхемі 72280 і має 8 входів A,B,C,D,E,F,G,H (розряди 0,1,2,3,4,5,6,7) для уведення контрольованого коду, два виходи EVEN і ODD для фіксації парного або непарного числа одиниць у коді й два входи дозволу. Стану входів дозволу NC і Й повинні бути протилежними. Коли NC =1, І=0 при парній сумі EVEN=1, а ODD=0.
Коди для контролю на парність задаються від генератора слів, що працює в режимі однократного завдання вхідних кодів (Step). Коди, що задаються, і результати перевірки на парність звести в таблицю й помістити у звіт.
Зміст звіту
У звіт про виконану роботу включити наступні матеріали:
1.Тему й ціль роботи.
2.Результати виконання завдань: досліджувані схеми, отримані таблиці .
3.Аналіз отриманих результатів.
4.Висновки по роботі.
Контрольні питання
Які вузли називаються вузлами комутації й контролю?
Які функції в цифрових пристроях виконує дешифратор?
Як побудувати розподільник імпульсів з використанням дешифратора?
Чи можна використати мультиплексори для реалізації логічних функцій?
Як здійснюється керування роботою мультиплексора?
За допомогою якого вузла можна перетворити десятковий код у двійково-десятковий?
Скільки виходів може мати демультиплексор, якщо кількість адресних входів дорівнює 4?
Чим відрізняються друг від друга схема контролю парності й схема контролю непарності?
Які логічні функції реалізуються в схемах контролю парності?
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора