Проектування на фізичному рівні.. Лабораторна робота з Проектуванння периферійних комп’ютерних мікросистем. Робота № 200826

Перехід до торгівельного партнера Binance

Проектування на фізичному рівні.

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Інститут комп’ютерних технологій, автоматики та метрології

Факультет:

Не вказано

Кафедра:

Електронні обчислювальні машини

Інформація про роботу

Рік:

2005

Тип роботи:

Лабораторна робота

Предмет:

Проектуванння периферійних комп’ютерних мікросистем

Група:

СКС-5

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України НУ „Львівська політехніка” ІКТА Кафедра ЕОМ Лабораторна робота №3 з курсу „Проектуванння периферійних комп’ютерних мікросистем” на тему: „Проектування на фізичному рівні” Виконав: ст. гр. СКС-5 Львів-2005 Мета роботи. Створення готової топології кристалу. Виконання. Проектування на фізичному рівні 8-розрядної схеми контролю парності Hа цьому етапі за допомогою автоматизованого компанувальника SCR створюю відтрасований шар елементів на підкладинці кристалу (core.vst --> core.ap). Далі за допомогою трасувальника зовнішніх зв’язків RING пов’язую відтрасований шар елементів із зовнішніми корпусними контактними майданчиками і отримую файл з готовою топологією кристалу (core.ap+multiplier.vst --> multiplier.ap). # ###---------------------------------------------------------### # place and route the circuit's core # # ###---------------------------------------------------------### MBK_IN_LO=vst ;\ MBK_IN_PH=ap ;\ MBK_OUT_PH=ap ;\ MBK_CATA_LIB=$TOP/cells/scr:$TOP/cells/ring ;\ export MBK_IN_LO MBK_IN_PH MBK_OUT_PH MBK_CATA_LIB ;\ scr -p -r core [5] core.vst --> core.ap aвтоматичне трасування (routing) автоматичне компанування (placement) Повідомлення системи при виконанні програми SCR показано на рис.1. Для трасувальника зовнішніх зв’язків RING можна створити допоміжний файл multiplier.rin, в якому вказується товщина провідників живлення та розміщення контактів по сторонам підкладинки кристалу: width (vdd 20 vss 20) товщина провідників живлення west (p0 p1 p2 p3 p4) контакти по правій стороні north (p5 p6 p7 p8 p9) контакти по верхній стороні east (p10 p11 p12 p13) контакти по лівій стороні south (p15 p16 p18 p19 p17) контакти по нижній стороні @@@@ @ @@@@ @ @@@@@@@ @ @@ @@ @@ @@ @@ @@ @ @@ @ @@ @@ @@@ @@ @ @@ @@ @@@@ @@ @@ @@ @@@@ @@ @@@@@ @@@ @@ @@ @@ @ @@ @@ @@ @@ @@ @@ @@ @ @@ @@ @@@ @ @@ @@ @@ @@ @ @@@@ @@@@ @@@@@ @@@ Standard Cell router Alliance CAD System 3.2b, scr 5.2 Copyright (c) 1991-2002, ASIM/LIP6/UPMC E-mail support: alliance-support@asim.lip6.fr Loading logical view : core Placing logical view : core Loading SCP data base ... Generating initial placement ... 25 cells 37 nets in 2 rows Placement in process of treatment : 100% 50% saved in 0.1 s Saving placement 100% Checking consistency between logical and physical views Loading SCR data base ... Deleting MBK data base ... Global routing ... Channel routing ... |_____Routing Channel : scr_p2 |_____Routing Channel : scr_p4 |_____Routing Channel : scr_p6 Making vertical power and ground wires Saving layout : core Рис. 4.1. Повідомлення системи при виконанні програми SCR # ###------------------------------------------------------------------### # place and route the circuit (core and pads) # # this can be done only if the extracted netlist is correct # # ###------------------------------------------------------------------### MBK_IN_LO=vst ;\ MBK_IN_PH=ap ;\ MBK_OUT_PH=ap ;\ MBK_CATA_LIB=$TOP/cells/scr:$TOP/cells/ring ;\ export MBK_IN_PH MBK_OUT_PH MBK_IN_LO MBK_CATA_LIB ;\ ring multiplier multiplier [6] multiplier.rin core.ap + multiplier.vst --> multiplier.ap Повідомлення системи при виконанні програми RING показано на рис.2. @@@@@@@ @ @@@@ @ @@ @@ @@@ @@ @@ @@ @@ @ @@ @ @@ @@ @@@ @@@ @@ @@ @@ @@@@ @@@ @ @@ @@@@@ @@ @@ @@ @@ @@@@@ @@ @@ @@ @@ @@ @@ @ @@ @@ @@ @@ @@ @@ @@ @ @@ @@ @@ @@ @@ @@ @@ @@ @@ @@ @@ @@ @@ @@ @@ @@@@@ @@@ @@@@@@ @@@@ @@@@ @@@@ PAD ring router Alliance CAD System 3.2b, ring 2.9 Copyright (c) 1991-2002, ASIM/LIP6/UPMC E-mail support: alliance-support@asim.lip6.fr o reading netlists, layout views of core and pads. Warning 2 : consistency checks will be disabled o reading file of parameters, including the placements of pads. o making equipotential list. o making the first placement of pads. o filling data internal structures. o reading the connectors positions of the core. o computing the best placement of the pads. o reading the connectors positions of the pads. o routing deportation of connectors. o routing supply tracks. o routing equipotentials. o compressing channels. o saving in MBK data structure. lucky, no error. Рис..2. Повідомлення системи при виконанні програми RING Висновок. На лабораторній роботі я виконав третій етап розробки кристалу паралельно-послідовного перемножувача – симуляцію на фізичному рівні, для чого створив готову топологія кристалу. Спочатку на основі функціонального VHDL-опису кристалу та структурного VHDL-опису безпосередньо схеми кристалу core, автоматизований компанувальник та трасувальник SCR створив відтрасований шар елементів на підкладинці кристалу. Далі, маючи структурний опис зовнішніх корпусних контактних майданчиків pads, за допомогою трасувальника зовнішніх зв’язків RING отримав файл з готовою топологією кристалу.

Лабораторна робота Проектуванння периферійних комп’ютерних мікросистем

01.01.1970 03:01-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись