Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Дослідження мультиплексорів ІС ТТЛ (ТТЛШ).
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2000
Тип роботи:
Методичні вказівки
Предмет:
Комп’ютерна схемотехніка
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти України
Національний університет “Львівська політехніка”
МЕТОДИЧНІ ВКАЗІВКИ
до циклу лабораторних робіт з курсу
“КОМП’ЮТЕРНА СХЕМОТЕХНІКА”
(Частина II)
для підготовки студентів напрямку
6.0915 “Комп’ютерна інженерія”
Затверджено на засіданні кафедри
“Електронні обчислювальні машини”
Протокол № __ від __________1999р.
Львів, 2000
УДК 681.3
Методичні вказівки до циклу лабораторних робіт з курсу “Комп’ютерна схемотехніка” (частина II) для підготовки студентів напрямку “Комп’ютерна інженерія” / Укл. Лавров Г.М., Хомич С.В. – Львів: Видавництво НУ “Львівська політехніка”, 2000 – 51 с.
Збірник містить методичні вказівки з 7 лабораторних робіт. У збірник увійшли лабораторні роботи: “Дослідження мультиплексорів ІС ТТЛ (ТТЛШ)”, “Дослідження суматорів ІС ТТЛ (ТТЛШ)”, “Дослідження АЛП ІС ТТЛ (ТТЛШ)”, “Дослідження асинхронних лічильників ІС ТТЛ (ТТЛШ)”, “Дослідження синхронних лічильників ІС ТТЛ (ТТЛШ)”, “Дослідження регістрів ІС ТТЛ (ТТЛШ)”, “Дослідження ОЗП ІС ТТЛ (ТТЛШ)”.
Укладачі: Лавров Г.М., канд. техн. наук, доц.
Хомич С.В., асист.
Рецензент: Вітер Ю.С., канд. техн. наук, доц.
Відповідальний за випуск: Мельник А.О., д-р техн. наук, проф.
Зміст
Лабораторна робота № 8 Дослідження мультиплексорів ІС ТТЛ (ТТЛШ). 4
Лабораторна робота № 9 Дослідження суматорів ІС ТТЛ (ТТЛШ). 7
Лабораторна робота № 10 Дослідження АЛП ІС ТТЛ (ТТЛШ). 10
Лабораторна робота № 11 Дослідження асинхронних лічильників ІС ТТЛ (ТТЛШ). 15
Лабораторна робота № 12 Дослідження синхронних лічильників ІС ТТЛ (ТТЛШ). 19
Лабораторна робота № 13 Дослідження регістрів ІС ТТЛ (ТТЛШ). 25
Лабораторна робота № 14 Дослідження ОЗП ІС ТТЛ (ТТЛШ). 30
Література 34
Лабораторна робота № 8 Дослідження мультиплексорів ІС ТТЛ (ТТЛШ).
Мета роботи: вивчення та практичне дослідження інтегральних мікросхем ТТЛ (ТТЛШ) групи мультиплексорів, контролювання їх роботи за допомогою стенда та осцилографа.
Вимоги до підготовки студентів.
Перед початком виконання лабораторної роботи студент повинен знати:
роботу стенду;
принципи роботи мікросхем, що досліджуються, та їх основні параметри;
монтажні схеми включення мікросхем, що досліджуються.
Студент допускається до лабораторної роботи тільки за умови виконання ним усіх вище перелічених вимог та відповідного оформлення звіту.
Загальні відомості.
Мультиплексори – це цифрові багатопозиційні перемикачі (або комутатори). Вони забезпечують комутацію на виході одного з декількох інформаційних вхідних сигналів у відповідності із заданим кодом на керуючих входах.
На рис.8.1 наведено умовне графічне зображення 4-входового мультиплексора та його принципова схема:
Рис.8.1. 4-входовий мультиплексор.
Схема мультиплексора має чотири входи даних D0..D3, два адресних входи A0, A1, вхід стробування та вихід Y. В залежності від комбінації керуючих сигналів на адресних входах і при наявності сигналу стробування (=0) мультиплексор забезпечує комутацію одного з входів даних на вихід. При =1 на виході мультиплексора утримується постійний рівень лог.0. Логічний вираз, що визначає функціонування цього мультиплексора, має вигляд:
.
На рис.8.2 наведено умовні графічні позначення деяких мультиплексорів на ІС ТТЛ (ТТЛШ), а в табл.8.1 – основні параметри мікросхем цих мультиплексорів різних серій ТТЛ (ТТЛШ) – середня споживана потужність (Pсер) та середня затримка (tсер).
Рис.8.2.Умовні графічні позначення мультиплексорів ІС ТТЛ (ТТЛШ).
Таблиця 8.1.
Позн.
К155
К555
КР1533
КР531
ІС
Pсер, мВт
tсер, нс
Pсер, мВт
tсер, нс
Pсер, мВт
tсер, нс
Pсер, мВт
tсер, нс
КП1
360
25
-
-
-
-
-
-
КП2
315
26
55
33
70
29
350
15
КП5
230
27
-
-
-
-
-
-
КП7
260
33
55
37
60
30
350
15
Рис.8.3. Принципова схема мультиплексора КП7.
Мультиплексор КП1 має чотири адресних входи A0..A3, 16 інформаційних входів D0..D15 і вхід стробування . Вихід у цієї мікросхеми інверсний. Якщо на вході стробування присутня лог.1, на виході – лог.1 незалежно від сигналів на інших входах. Якщо на вході стробування лог.0, сигнал на виході дорівнює інвертованому значенню сигналу на комутованому вході, що відповідає поданим адресним сигналам.
Мікросхема КП2 містить два мультиплексора на чотири інформаційних входи D0..D3 з окремими входами стробування, об’єднаними адресними входами і прямими виходами.
Мультиплексор КП5 має три адресних входи A0..A2 та вісім інформаційних входів D0..D7. Вихід мікросхеми інверсний.
Мультиплексор КП7 крім трьох адресних та восьми інформаційних входів, як в мікросхемі КП5, має ще вхід стробування . Цей мультиплексор має два виходи – прямий та інверсний.
В лабораторній роботі досліджується мікросхема мультиплексора типу К155КП7. На рис.8.3 наведено його принципову схему.
Сигнал на виході мультиплексора визначається за наступним логічним виразом:
На рис.8.4(а) наведено монтажну схему включення мультиплексора. На адресні входи мультиплексора A0..A2 та на вхід стробування подаються імпульси з виходів подільника частоти стенду (F/2, F/4, F/8 та F/16 відповідно). Ці входи, а також виходи мультиплексора підключені до входів 8-канального комутатора стенда. До входів даних D0..D7 мультиплексора в певному порядку підключені виходи регістра бітів стенду RB1..RB4, що дозволяє подати на мультиплексор індивідуальний цифровий код студента, який призначається викладачем. При цьому молодший розряд регістра бітів відповідає молодшому розряду індивідуального коду.
На рис.8.4(б) наведено приклад часових діаграм вхідних керуючих та вихідних сигналів досліджуваного мультиплексора для варіанту №14 (RB1=0, RB2=1, RB3=1, RB4=1).
Рис.8.4. Монтажна схема включення мультиплексора типу К155КП7 (а) і часові діаграми вхідних та вихідних сигналів (б).
Порядок виконання лабораторної роботи.
Увімкнути живлення осцилографа та стенда.
Скласти на стенді монтажну схему включення мультиплексора типу К155КП7 (рис.8.4(а)).
Сформувати за допомогою регістра бітів на входах мультиплексора значення індивідуального цифрового коду.
Спостерігати на екрані осцилографа часові діаграми вхідних та вихідних сигналів мультиплексора, порівняти їх з діаграмами в зошиті (підготовленими на основі рис.8.4(б)).
Вимкнути живлення осцилографа і стенда.
Зміст звіту.
Умовні графічні позначення мультиплексорів та їх основні технічні параметри.
Принципова схема мультиплексора К155КП7.
Монтажна схема включення мультиплексора К155КП7 на лабораторному стенді.
Часові діаграми згідно індивідуального завдання.
Висновки.
Контрольні питання.
Принципи побудови мультиплексорів та області їх застосування.
Принцип дії мультиплексора типу К155КП7.
Робота стенду.
Лабораторна робота № 9 Дослідження суматорів ІС ТТЛ (ТТЛШ).
Мета роботи: вивчення та практичне дослідження інтегральних мікросхем ТТЛ (ТТЛШ) групи суматорів, контролювання їх роботи за допомогою стенда та осцилографа.
Вимоги до підготовки студентів.
Перед початком виконання лабораторної роботи студент повинен знати:
роботу стенду;
принципи роботи мікросхем, що досліджуються, та їх основні параметри;
монтажні схеми включення мікросхем, що досліджуються.
Студент допускається до лабораторної роботи тільки за умови виконання ним усіх вище перелічених вимог та відповідного оформлення звіту.
Загальні відомості.
Суматори – це комбінаційні пристрої, що здійснюють основну арифметичну операцію – додавання чисел в двійковому коді. Найбільш поширені двійкові повні суматори.
Кожний розряд двійкового повного суматора має три входи (A і B – для доданків, P0 – сигнал переносу від попереднього розряду) і два виходи (S – суми і P – сигналу переносу в наступний розряд). Входи A, B і P0 в загальному рівноправні. Сигнал суми S приймає значення лог.1 при непарній кількості одиниць на входах A, B і P0, і лог.0 при парній. Сигнал переносу P рівен лог.1 при кількості одиниць на входах, рівній 2 або 3. Логічні функції виходів повного одноразрядного суматора:
На основі повних однорозрядних суматорів будуються схеми багаторозрядних суматорів.
Умовні графічні позначення ІС ТТЛ і ТТЛШ суматорів наведено на рис.9.1.
Мікросхема К155ИМ1 являє собою однорозрядний повний суматор.
Мікросхема К155ИМ2 – це двохрозрядний повний суматор без додаткових інверсних та керуючих входів.
Мікросхема К155ИМ3 – це швидкодіючий повний 4-розрядний двійковий суматор. Він приймає два 4-розрядних слова по входах даних A0..A3 і B0..B3, а по входу P0 – сигнал переносу. В мікросхемі суматора міститься також схема прискореного переносу. Суми розрядів вхідних слів з’являються на виходах S0..S3, а на виході P4 формується сигнал переносу.
Суматор працює із словами як додатньої (високий рівень – лог.1), так і від’ємної (високий рівень – лог.0) логік. Сумування проводиться згідно рівняння:
Мікросхема К555ИМ6 – швидкодіючий повний 4-розрядний двійковий суматор. Логіка його роботи відповідає логіці роботи суматора К155ИМ3. В зв’язку із симетрією двійкової логіки ИМ6 також можна використовувати як з високорівневою, так і з низькорівневою логіками.
Рис.9.1. Умовні графічні позначення суматорів ІС ТТЛ (ТТЛШ).
В табл.9.1 наведено основні параметри мікросхем суматорів ТТЛ і ТТЛШ – середня споживана потужність (Pсер) та середня затримка (tсер).
Таблиця 9.1.
Позначення ІС
Pсер, мВт
tсер, нс
К155ИМ1
175
55
К155ИМ2
290
35
К155ИМ3
640
45
К555ИМ6
85
24
В лабораторній роботі досліджується мікросхема суматора К155ИМ3. На рис.9.2 наведено його принципову схему.
Сигнали на виходах суматора визначаються за наступними логічними виразами:
Рис.9.2. Принципова схема суматора типу К155ИМ3.
На рис.9.3(а) наведено монтажну схему включення суматора. На входи додавання B0..B3 подаються імпульси з виходів подільника частоти стенду (F/2, F/4, F/8 та F/16 відповідно). Ці входи, а також виходи суматора S0..S3 підключені до входів 8-канального комутатора стенда. До входів додавання A0..A3 суматора підключені виходи регістра бітів стенду RB1..RB4, що дозволяє подавати на суматор індивідуальний цифровий код студента, який призначається викладачем. При цьому молодший розряд регістра бітів відповідає молодшому розряду індивідуального коду.
В табл.9.2 наведено приклад таблиці істиності для варіанту №14 (RB1=0, RB2=1, RB3=1, RB4=1), а на рис.9.3(б) – часові діаграми діаграми вхідних та вихідних сигналів схеми для цього прикладу.
Таблиця 9.2.
Індивідуальний код
Доданок
Сума
A3
A2
A1
A0
B3
B2
B1
B0
P0
P4
S3
S2
S1
S0
1
1
1
0
0
0
0
0
1
0
1
1
1
1
1
1
1
0
0
0
0
1
1
1
0
0
0
0
1
1
1
0
0
0
1
0
1
1
0
0
0
1
1
1
1
0
0
0
1
1
1
1
0
0
1
0
1
1
1
0
0
1
0
0
1
1
0
0
1
1
1
1
1
0
0
1
0
1
1
1
0
1
0
0
1
1
1
0
0
1
1
0
1
1
0
1
0
1
1
1
1
0
0
1
1
1
1
1
0
1
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
1
1
1
1
0
1
0
0
1
1
1
1
0
0
0
1
1
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
0
1
0
1
1
1
1
1
0
1
0
1
1
1
0
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
1
1
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
Рис.9.3.Монтажна схема включення суматора типу К155ИМ3 (а) і часові діаграми вхідних та вихідних сигналів (б).
Порядок виконання лабораторної роботи.
Увімкнути живлення осцилографа та стенда.
Скласти на стенді монтажну схему включення суматора (рис.9.3(а)).
Сформувати за допомогою регістра бітів на входах суматора значення індивідуального цифрового коду.
Спостерігати на екрані осцилографа часові діаграми вхідних та вихідних сигналів суматора, порівняти їх з діаграмами в зошиті (підготовленими на основі рис.9.3(б)).
Вимкнути живлення осцилографа і стенда.
Зміст звіту.
Умовні графічні позначення мікросхем суматорів та їх основні технічні параметри.
Принципова схема суматора типу К155ИМ3.
Монтажна схема включення суматора типу К155ИМ3 на лабораторному стенді.
Таблиця істиності.
Часові діаграми діаграми згідно індивідуального завдання.
Висновки.
Контрольні питання.
Принципи побудови суматорів та області їх застосування.
Принцип дії суматора типу К155ИМ3.
Робота стенду.
Лабораторна робота № 10 Дослідження АЛП ІС ТТЛ (ТТЛШ).
Мета роботи: вивчення та практичне дослідження АЛП інтегральних мікросхем ТТЛ (ТТЛШ), контролювання його роботи за допомогою стенда та осцилографа.
Вимоги до підготовки студентів.
Перед початком виконання лабораторної роботи студент повинен знати:
роботу стенду;
принцип роботи мікросхеми, що досліджується, та її основні параметри;
монтажні схему включення мікросхеми, що досліджується.
Студент допускається до лабораторної роботи тільки за умови виконання ним усіх вище перелічених вимог та відповідного оформлення звіту.
Загальні відомості.
До появи однокристальних мікропроцесорів складові частини малих ЕОМ виконувались у вигляді окремих ВІС. Головним вузлом мікропроцесора є арифметично-логічний пристрій (АЛП), який дозволяє виконувати різні арифметичні та логічні функції над двома багаторозрядними операндами в залежності від керуючого коду, що подається на його відповідні входи керування.
Рис.10.1. Умовне графічне позначення АЛП ІС ТТЛ (ТТЛШ) типу ИП3.
На рис.10.1 наведено умовне графічне позначення чотирьохразрядного АЛП ТТЛ типу К155ИП3.
Мікросхема ИП3 – 4-розрядний швидкісний АЛП. Він може працювати в двох режимах, виконуючи або 16 логічних, або 16 арифметичних операцій. Для отримання максимальної швидкодії при обробці багаторозрядних цифрових слів в схемі АЛП присутня внутрішня схема прискореного переносу.
На входи A0..A3 подається 4-розрядне слово A (операнд A), на входи B0..B3 – слово-операнд B. АЛП має 4 входи вибору C0..C3, за допомогою яких можна вибрати 24 = 16 функцій пристрою. За допомогою входу M (Mode) АЛП переключається в режим виконання логічних (M=1) або арифметичних (M=0) функцій двох змінних. Таким чином загальна кількість функцій, які виконуються АЛП складає 32.
На вхід приймається вхідний сигнал переносу (активний рівень – лог.0). Результат виконання однієї з 32 вибраних функцій з’являється на виходах F0..F3. На виході формується сигнал переносу після чотирьох розрядів (активний рівень – лог.0). Цей сигнал подається на вхід наступного АЛП при побудові схем АЛП великої розрядності.
Мікросхема ИП3 має три додаткових виходи: A=B – вихід компаратора, який відображає рівність операндів (має вихідний каскад з відкритим колектором), GRG – вихід генерації переносу і GRP – вихід розповсюдження переносу, які використовуються при побудові багаторозрядних АЛП з прискореним переносом.
Мікросхема ИП3 керується паралельними входами вибору C0..C3 і входом керування режимом M. Якщо на вході M лог.1, забороняються всі внутрішні переноси і пристрій буде виконувати логічні операції порозрядно. При лог.0 на вході M переноси дозволяються і будуть виконуватись арифметичні операції над двома 4-розрядними словами. Завдяки повній внутрішній схемі прискореного переносу сигнал переносу на виході з’являється при кожному вхідному сигналі переносу, що надходить на вхід . Для організації переносу між корпусами АЛП, об’єднаними в багаторозрядну схему, використовуються виходи GRG і GRP. Дані, що з’являються на них, не залежать від стану входу переносу .
Якщо від багатокорпусного АЛП не вимагається максимальної швидкодії, можна використати простий режим пульсуючого переносу. Для цього вихід переносу з’єднують з входом переносу наступного АЛП. Для забезпечення високошвидкісних операцій необхідно включати між АЛП ИП3 спеціальну мікросхему прискореного переносу (наприклад ИП4).
На виході компаратора, тобто на виході відображення еквівалентності A=B буде лог.1, якщо на усіх чотирьох виходах F0..F3 з’явились лог.1. Цей вихід застосовується для відображення логічної еквівалентності 4-розрядних слів, якщо АЛП працює в режимі віднімання. Сигнал A=B можна використовувати разом з сигналом для визначення співвідношень A>B або A<B.
АЛП ИП3 може працювати з прямою логікою (лог.1 – високій рівень) та з інверсною логікою (лог.1 – низький рівень). В залежності від цього змінюються знаки інверсії на входах і виходах (P0, .., .., .., P4, , при інверсній логіці), а також отримуються різні таблиці відповідності логічних та арифметичних функцій кодам вибору функції (входи C0..C3). В табл.10.1 наведено вибір функій АЛП для прямої та для від’ємної логік.
Таблиця 10.1.
Вибір функції
Пряма логіка
Інверсна логіка
C3
C2
C1
C0
Логічні функції
(M=1)
Арифметичні функції
(M=0)
Логічні функції
(M=1)
Арифметичні функції
(M=0)
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
На рис.10.2 наведено принципову схему АЛП типу ИП3, а в табл.10.2 – основні параметри мікросхем АЛП ИП3 різних серій ТТЛ (ТТЛШ) – середня споживана потужність (Pсер) та середня затримка (tсер).
Таблиця 10.2.
Позн.
К155
К555
КР531
ІС
Pсер, мВт
tсер, нс
Pсер, мВт
tсер, нс
Pсер, мВт
tсер, нс
ИП3
750
42
185
32
1100
17
Рис.10.2. Принципова схема АЛП ИП3.
На рис.10.3 наведено монтажну схему включення АЛП на стенді. Як видно із схеми, на входи вибору функції C0..C3 подано синхропослідовності імпульсів з виходів подільника частоти стенду (F/2, F/4, F/8, F/16). За допомогою розряда RB5 регістра бітів здійснюється переключення режиму роботи мікросхеми (логічні та арифметичні функції). Таким чином наведена схема дозволяє дослідити всю множину функцій АЛП ИП3.
За допомогою розрядів RB1..RB4 регістра бітів задається індивідуальний цифровий код студента, який призначається викладачем. При цьому молодший розряд регістра бітів відповідає молодшому розряду індивідуального коду.
Рис.10.3. Монтажна схема включення АЛП типу К155ИП3.
В табл.10.3 наведено приклад таблиці істиності для варіанту №14 (RB1=0, RB2=1, RB3=1, RB4=1), а на рис.10.4(а) і 10.4(б) – часові діаграми часові діаграми вхідних та вихідних сигналів схеми для цього прикладу в режимах виконання логічних (M=1) та арифметичних (M=0) функцій відповідно.
Рис.10.4. Часові діаграми вхідних та вихідних сигналів АЛП ИП3 в режимі виконання логічних функцій (M = 1) (а) та арифметичних функцій (M = 0) (б).
Таблиця 10.3.
Входи
Виходи
дані
вибір функції
M=1
M=0
A3
A2
A1
A0
B3
B2
B1
B0
C3
C2
C1
C0
F3
F2
F1
F0
F3
F2
F1
F0
1
1
1
0
0
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
1
1
1
0
0
0
0
1
0
0
0
0
0
0
0
0
0
1
1
1
0
0
1
1
1
0
0
0
1
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
1
1
1
0
0
0
1
1
0
0
0
0
0
0
0
0
0
1
1
1
0
0
1
1
1
0
0
1
0
0
1
0
0
1
0
0
1
1
1
1
1
1
0
0
1
1
1
0
0
1
0
1
1
0
0
0
0
1
0
0
0
1
1
1
0
0
1
1
1
0
0
1
1
0
1
0
0
1
0
0
1
1
1
1
1
1
0
0
1
1
1
0
0
1
1
1
1
0
0
0
0
1
0
0
0
1
1
1
0
0
1
1
1
0
1
0
0
0
0
1
1
1
0
0
1
0
1
1
1
1
0
0
1
1
1
0
1
0
0
1
0
1
1
0
0
0
1
1
0
1
1
1
0
0
1
1
1
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
1
0
0
1
1
1
0
1
0
1
1
0
1
1
0
0
0
1
1
0
1
1
1
0
0
1
1
1
0
1
1
0
0
1
1
1
1
0
1
1
0
1
1
1
1
0
0
1
1
1
0
1
1
0
1
1
1
1
0
0
1
1
1
0
1
1
1
0
0
1
1
1
0
1
1
1
0
1
1
1
1
0
1
1
0
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
1
1
0
0
1
1
1
0
Порядок виконання лабораторної роботи.
Увімкнути живлення осцилографа та стенда.
Скласти на стенді монтажну схему включення АЛП типу К155ИП3 (рис.10.3).
Сформувати за допомогою регістра бітів на входах АЛП значення індивідуального цифрового коду.
Спостерігати на екрані осцилографа часові діаграми роботи АЛП в режимі виконання логічних функцій (при M=1), порівняти їх з діаграмами в зошиті (підготовленими на основі рис.10.4(а)).
Спостерігати на екрані осцилографа часові діаграми роботи АЛП в режимі виконання арифметичних функцій (при M=0), порівняти їх з діаграмами в зошиті (підготовленими на основі рис.10.4(б)).
Вимкнути живлення осцилографа і стенда.
Зміст звіту.
Умовне графічне позначення мікросхеми АЛП типу К155ИП3 та її основні технічні параметри.
Принципова схема АЛП типу К155ИП3.
Монтажна схема включення АЛП типу К155ИП3 на лабораторному стенді.
Таблиця істиності АЛП.
Часові діаграми вхідних та вихідних сигналів АЛП в режимі виконання логічних функцій (при M=1) згідно індивідуального завдання.
Часові діаграми вхідних та вихідних сигналів АЛП в режимі виконання арифметичних функцій (при M=0) згідно індивідуального завдання.
Висновки.
Контрольні питання.
Принципи побудови АЛП та області їх застосування.
Принцип дії АЛП типу К155ИП3.
Робота стенду.
Лабораторна робота № 11 Дослідження асинхронних лічильників ІС ТТЛ (ТТЛШ).
Мета роботи: вивчення та практичне дослідження асинхронних лічильників інтегральних мікросхем ТТЛ (ТТЛШ), контролювання їх роботи за допомогою стенда та осцилографа.
Вимоги до підготовки студентів.
Перед початком виконання лабораторної роботи студент повинен знати:
роботу стенду;
принципи роботи мікросхем, що досліджуються, та їх основні параметри;
монтажні схеми включення мікросхем, що досліджуються.
Студент допускається до лабораторної роботи тільки за умови виконання ним усіх вище перелічених вимог та відповідного оформлення звіту.
Загальні відомості.
Лічильником називають послідовнісний цифровий пристрій, призначений для підрахунку та запам’ятовування числа імпульсів, поданих на його лічильний вхід.
В асинхронних лічильниках відсутня загальна для всіх розрядів синхронізація і перехід в нові стани відбувається послідовно розряд за розрядом, починаючи з вхідного, на який надходять лічильні імпульси. Таким чином асинхронний (послідовний) лічильник можна виконати у вигляді послідовності тригерів, включених в лічильному режимі, для кожного з яких лічильний імпульс формується тригером сусіднього молодшого розряду. Основна перевага асинхронних лічильників - це мінімальні витрати мікросхем і мінімум електричних зв’язків, що спрощує трасування ліній зв’язку та підвищує завадостійкість, основні недоліки – це низька швидкодія та наявність хибних станів на виході за рахунок неодночасного переключення тригерів лічильника.
До ІС ТТЛ (ТТЛШ) асинхронних лічильників відносяться мікросхеми ИЕ2, ИЕ4 та ИЕ5. На рис.11.1 наведено їх умовні графічні позначення, а в табл.11.1 – основні параметри цих мікросхем серій ТТЛ (ТТЛШ) – середня споживана потужність (Pсер) та середня затримка (tсер).
Рис.11.1.Умовні графічні позначення асинхронних лічильників ТТЛ (ТТЛШ).
Таблиця 11.1.
Позн.
К155
К555
ІС
Pсер, мВт
tсер,
нс
Pсер, мВт
tсер, нс
ИЕ2
265
100
45
50
ИЕ4
255
100
-
-
ИЕ5
265
135
45
70
Мікросхема ИЕ2 – це 4-розрядний десятковий асинхронний лічильник- подільник на 2, на 5 і на 10, який працює в коді 8421. Його принципова схема наведена на рис.11.2. Перший тригер лічильника може працювати самостійно. Він служить подільником вхідної частоти на 2. Тактовий вхід цього подільника – C0 (вивід 14), а вихід – Q0 (вивід 12). Решта три тригера утворюють подільник на 5. Тактовий вхід при цьому – C1 (вивід 1). Обидва тактових входи спрацьовують по від’ємному перепаду тактових імпульсів.
Лічильник має два входи R0 для скидання (виводи 2 і 3) і два входи R9 для завантаження в лічильник двійкового коду 1001, що відповідає десятковій цифрі 9.
Рис.11.2. Принципова схема лічильника типу К155ИЕ2.
Оскільки лічильник ИЕ2 асинхронний, стани на його виходах Q0..Q3 не можуть змінюватись одночасно. Якщо після даного лічильника вихідній код необхідно дешифрувати, то дешифратор потрібно стробувати на час цієї операції. В протилежному випадку в зв’язку з неодночасністю переключення вихідних рівнів чотирьох тригерів можуть дешифруватись імпульсні завади (ефект змагань).
Рис.11.3. Включення лічильника ИЕ2 в режимі двійково-десяткового подільника на 10.
Для того, щоби отримати на виходах лічильника двійково-десятковий код з вагою двійкових розрядів 8421, необхідно з’єднати вихід Q0 і вхід C1 (виводи 12 і 1). Вхідна послідовність подається на тактовий вхід C0 (вивід 14). Схема включення лічильника в цьому режимі наведена на рис.11.3(а), а часові діаграми роботи – на рис.11.3(б).
Симетричний лічильник-подільник вхідної частоти на 10 (bi-quinary – дві п’ятірки, або код 5421) утвориться, якщо з’єднати вихід Q3 (вивід 11) з входом C0 (вивід 14). Вхідна послідовність подається на тактовий вхід C1 (вивід 1). Вихідна послідовність при рахуванні двома п’ятірками має вигляд симетричного меандру із зменшеною в 10 разів частотою імпульсів, які подаються на вхід С1. Схема включення лічильника в цьому режимі наведена на рис.11.4(а), а часові діаграми роботи – на рис.11.4(б).
Для ділення частоти на 2 використовується тактовий вхід C0 (вивід 14) і вихід Q0 (вивід 12). Для ділення частоти на 5 вхідна імпульсна послідовність подається на тактовий вхід C1 (вивід 1), а вихідний сигнал знімається з виходу Q3 (вивід 11). Наявність входів скидання, об’єднаних по схемі І, дозволяє будувати подільники частоти з різними коефіцієнтами перерахунку в межах 2..9 без використання додаткових логічних елементів.
В табл.11.2 зведені режими роботи лічильника типу К155ИЕ2.
Таблиця 11.2.
Входи керування
Режими виходів
R0 (2)
R0 (3)
R9 (6)
R9 (7)
Q3
Q2
Q1
Q0
1
1
0
x
0
0
0
0
1
1
x
0
0
0
0
0
0
x
1
1
1
0
0
1
x
0
1
1
1
0
0
1
0
x
0
x
Рахування
x
0
x
0
Рахування
0
x
x
0
Рахування
x
0
0
x
Рахування
Рис.11.4. Включення лічильника ИЕ2 в режимі симетричного подільника на 10.
Мікросхема ИЕ4 – це 4-розрядний двійковий асинхронний лічильник-подільник на 2, на 6 і на 12, який працює в коді 6421. Його принципова схема наведена на рис.11.5. Лічильник ИЕ4 складається з двох незалежних подільників, як і мікросхема ИЕ2. Якщо тактова послідовність з частотою f подана на вхід C0 (вивід 14), на виході Q0 (вивід 12) отримаємо меандр з частотою f/2. Послідовність з частотою f на тактовому вході C1 (вивід 1) запускає подільник на 6, і меандр з частотою f/6 з’являється на виході Q3 (вивід 8). При цьому на виходах Q1 і Q2 (виводи 11 і 9) присутні сигнали з частотою f/3. Обидва тактових входи спрацьовують по від’ємному перепаду тактових імпульсів. Входи R0 (виводи 6 і 7) використовуються для скидання лічильника в 0.
Для того, щоби побудувати лічильник з коефіцієнтом перерахунку 12, необхідно об’єднати подільники на 2 і на 6, з’єднавши вихід Q0 з входом C1 (виводи 12 і 1 відповідно). На вхід C0 подається вхідна частота f, а на виході отримується послідовність симетричних прямокутних імпульсів з частотою f/12.
В табл.11.3 зведені режими роботи лічильника типу К155ИЕ4.
Таблиця 11.3.
Входи керування
Режими виходів
R0 (6)
R0 (7)
Q3
Q2
Q1
Q0
1
1
0
0
0
0
0
x
Рахування
x
0
Рахування
Рис.11.5. Принципова схема лічильника типу К155ИЕ4.
Схема включення лічильника типу К155ИЕ4 в режимі двійкового подільника на 12 наведена на рис.11.6(а), а часові діаграми роботи – на рис.11.6(б).
Рис.11.6. Включення лічильника ИЕ4 в режимі двійкового подільника на 12.
Мікросхема ИЕ5 – це 4-розрядний двійковий асинхронний лічильник-подільник на 2, на 8 і на 16, який працює в коді 8421. Його принципова схема наведена на рис.11.7. Лічильник ИЕ5 має дві частини: подільник на 2 (тактовий вхід C0 (вивід 14), вихід Q0 (вивід 12)) і подільник на 8 (тактовий вхід C1 (вивід 1), виходи Q1..Q3 (виводи 11, 9, 8)). Обидва тактових входи спрацьовують по від’ємному перепаду тактових імпульсів. Входи R0 (виводи 6 і 7) використовуються для скидання лічильника в 0.
Якщо мікросхема ИЕ5 використовується як лічильник-подільник на 16, необхідно з’єднати вихід Q0 і вхід C1 (виводи 12 і 1 відповідно). Схема включення лічильника ИЕ5 в режимі двійкового подільника на 16 наведена на рис.11.8(а), а часові діаграми роботи – на рис.11.8(б).
Рис.11.7. Принципова схема лічильника типу К155ИЕ5.
В табл.11.4 зведені режими роботи лічильника ИЕ5.
Таблиця 11.4.
Входи керування
Режими виходів
R0 (6)
R0 (7)
Q3
Q2
Q1
Q0
1
1
0
0
0
0
0
x
рахування
x
0
рахування
Рис.11.8. Включення лічильника ИЕ5 в режимі двійкового подільника на 16.
В лабораторній роботі досліджується мікросхема лічильника К155ИЕ2.
На рис.11.9(а) наведено монтажну схему включення лічильника К155ИЕ2. На вхід С0 лічильника подаються імпульси частотою 8 kHz. Цей вхід, а також виходи лічильника підключені до 8-канального комутатора. Наведена схема включення ИЕ2 та часові діаграми на рис.11.9(б) відповідають режиму подільника частоти на 9.
Рис.11.9. Монтажна схема включення лічильника типу К155ИЕ2 (а) і часові діаграми вхідних та вихідних сигналів (б).
Порядок виконання лабораторної роботи.
Увімкнути живлення осцилографа та стенда.
Скласти на стенді схему включення лічильника типу К155ИЕ2 в якості подільника на 10 згідно рис.11.3(а).
Спостерігати на екрані осцилографа часові діаграми роботи лічильника типу К155ИЕ2, порівняти їх з діаграмами в зошиті (рис.11.3(б)).
Скласти на стенді монтажну схему включення лічильника типу К155ИЕ2 з коефіцієнтом перерахунку згідно індивідуального завдання (див. рис.11.9(а)).
Спостерігати на екрані осцилографа часові діаграми вхідних та вихідних сигналів лічильника типу К155ИЕ2, порівняти їх з діаграмами в зошиті (підготовленими на основі рис.11.9(б)).
Вимкнути живлення осцилографа і стенда.
Зміст звіту.
Умовні графічні позначення досліджуваних мікросхем та їх основні технічні характеристики.
Принципова схема лічильника типу К155ИЕ2.
Монтажні схеми включення лічильника типу К155ИЕ2 на лабораторному стенді в якості подільника частоти на 10 та згідно індивідуального завдання.
Часові діаграми вхідних та вихідних сигналів лічильника типу К155ИЕ2 в якості подільника частоти на 10 та згідно індивідуального завдання.
Висновки.
Контрольні питання.
Принципи побудови асинхронних лічильників та області їх застосування.
Принцип дії лічильника типу К155ИЕ2.
Робота стенду.
Лабораторна робота № 12 Дослідження синхронних лічильників ІС ТТЛ (ТТЛШ).
Мета роботи: вивчення та практичне дослідження синхронних лічильників інтегральних мікросхем ТТЛ (ТТЛШ), контролювання їх роботи за допомогою стенда та осцилографа.
Вимоги до підготовки студентів.
Перед початком виконання лабораторної роботи студент повинен знати:
роботу стенду;
принципи роботи мікросхем, що досліджуються, та їх основні параметри;
монтажні схеми включення мікросхем, що досліджуються.
Студент допускається до лабораторної роботи тільки за умови виконання ним усіх вище перелічених вимог та відповідного оформлення звіту.
Загальні відомості.
Лічильником називають послідовнісний цифровий пристрій, призначений для підрахунку та запам’ятовування числа імпульсів, поданих на його лічильний вхід.
До синхронних (паралельних) лічильників відносяться лічильникі, в яких переключення розрядів відбувається одночасно, незалежно від віддаленості розряду від лічильного входу. Це досягається подаванням на всі тригери синхронізуючих імпульсів, які додатнім або від’ємним перепадом викликають переключення тригерів у відповідності із логікою роботи лічильника. Завдяки такій синхронізації досягається мінімальний час встановлення лічильника, який не перевищує час встановлення одного тригера, чим забезпечується максимальна частота зміни станів лічильника.
На рис.12.1 наведено умовні графічні позначення основних синхронних лічильників ІС ТТЛ і ТТЛШ. Всі вони працюють в коді 8421.
Рис.12.1. Умовні графічні позначення синхронних лічильників ІС ТТЛ (ТТЛШ).
Мікросхема ИЕ6 – це 4-розрядний десятковий синхронний реверсивний лічильник. Входи +1 і -1 використовуються для подавання тактових імпульсів: +1 – при прямому рахуванні, -1 – при зворотньому. Вхід R використовується для скидання лічильника в 0, а вхід – для попереднього запису в лічильник інформації, що надходить з входів D0, D1, D2 і D3.
Скидання лічильника в 0 відбувається при подаванні лог.1 на вхід R, при цьому на вході повинна бути лог.1. Для попереднього запису в лічильник довільного числа від 0 до 9 це число потрібно подати на входи D0..D3 (D0 – молодший розряд, D3 – старший розряд), при цьому на вході R повинен бути лог.0, і подати імпульс від’ємної полярності на вхід . Режим попереднього завантаження можна використовувати для побудови подільників частоти із іншими коефіцієнтами перерахунку (менше 10).
Рис.12.2. Включення лічильника ИЕ6 в режимах прямого (а) та зворотнього (в) рахування з відповідними часовими діаграмами (б) і (г).
Пряме рахування здійснюється при подаванні тактовіх імпульсів на вхід +1, при цьому на входах -1 та повинні бути лог.1, а на вході R – лог.0. Переключення тригерів лічильника відбувається по додатніх фронтах вхідних імпульсів, одночасно з кожним десятим вхідним імпульсом на виході формується від’ємний вихідний імпульс переповнення, який може подаватись на вхід +1 наступної мікросхеми багаторозрядного лічильника. Рівні на виходах Q0(1), Q1(2), Q2(4) і Q3(8) лічильника відповідають стану лічильника в даний момент (в двійковому коді). При зворотньому рахуванні вхідні імпульси подаються на вхід -1, вихідні імпульси знімаються з виходу . На рис.12.2 наведено схеми включення лічильника ИЕ6 в режимах прямого (а) та зворотнього (в) рахування, а також часові діаграми, що відповідають цим режимам – (б) і (г) відповідно.
В табл.12.1 зведені режими роботи лічильника ИЕ6.
Таблиця 12.1.
Режими
Входи
Виходи
R
+1
-1
D3
D2
D1
D0
Q3
Q2
Q1
Q0
Скидання
1
1
x
x
x
x
x
x
0
0
0
0
1
1
Паралельне
0
0
x
0
0
0
0
0
0
0
0
0
1
0
завантаження
0
0
x
1
0
0
0
0
0
0
0
0
1
1
0
0
0
x
1
x
x
1
Qn = Dn
0
1
0
0
1
x
1
x
x
1
Qn = Dn
1
1
Пряме рахування
0
1
(
1
x
x
x
x
пряме рахування
1
1
Зворотнє рахування
0
1
1
(
x
x
x
x
зворотнє рахування
1
1
Мікросхема ИЕ7 – це 4-розрядний двійковий синхронний реверсивний лічильник. Його побудова, принцип дії, а також призначення виводів аналогічні лічильнику ИЕ6 за виключенням того, що максимальний коефіцієнт перерахунку ИЕ7 складає 16.
На рис.12.3 наведено схеми включення лічильника ИЕ7 в режимах прямого (а) та зворотнього (в) рахування, а також часові діаграми, що відповідають цим режимам – (б) і (г) відповідно.
Рис.12.3. Включення лічильника ИЕ7 в режимах прямого (а) та зворотнього (в) рахування з відповідними часовими діаграмами (б) і (г).
В табл.12.2 зведені режими роботи лічильника ИЕ7.
Таблиця 12.2.
Режими
Входи
Виходи
R
+1
-1
D3
D2
D1
D0
Q3
Q2
Q1
Q0
Скидання
1
1
x
x
x
x
x
x
0
0
0
0
1
1
Паралельне
0
0
x
0
0
0
0
0
0
0
0
0
1
0
завантаження
0
0
x
1
0
0
0
0
0
0
0
0
1
1
0
0
0
x
1
1
1
1
1
1
1
1
0
1
0
0
1
x
1
1
1
1
1
1
1
1
1
1
Пряме рахування
0
1
(
1
x
x
x
x
пряме рахування
1
1
Зворотнє рахування
0
1
1
(
x
x
x
x
зворотнє рахування
1
1
Мікросхема ИЕ9 – це 4-розрядний десятковий синхронний лічильник з можливістю паралельного завантаження інформації по додатньому фронту тактового імпульса. Подавання лог.0 на вхід , незалежно від станів інших входів приводить до скидання тригерів мікросхеми в 0. Для забезпечення режиму рахування на вхід необхідно подати лог.1, крім того лог.1 повинна бути присутня на вході дозволу паралельного завантаження , дозволу рахування EC та дозволу видачі сигналу переносу EP. Зміна станів тригерів лічильника при рахуванні відбувається по додатньому фронту тактових імпульсів, що подаються на вхід C.
При подаванні лог.0 на вхід мікросхема переходить в режим паралельного завантаження інформації з входів D0..D3. Запис відбувається по додатньому фронту тактових імпульсів, що подаються на вхід C. При паралельному завантаженні на вході повинна бути присутня лог.1, сигнали на входах EC і EP довільні.
На виході переносу P лог.1 з’являється тоді, коли лічильник знаходиться в стані 9, і на вході EP присутня лог.1, в інших випадках на виході P лог.0. Подавання лог.0 на вхід EP забороняє видачу лог.1 на виході P і рахування імпульсів. Подавання лог.0 на вхід EC забороняє рахування, але не забороняє видачу сигналу переносу.
Рис.12.4. Включення лічильника ИЕ9 в режимі рахування (а) і часові діаграми вхідних та вихідних сигналів (б).
На рис.12.4 наведено схему включення лічильника ИЕ9 в режимі рахування (а) та часові діаграми, що ілюструють його роботу (б).
В табл.12.3 зведені режими роботи лічильника ИЕ9.
Таблиця 12.3.
Режими
Входи
Виходи
C
EC
EP
Dn
Qn
P
Скидання
0
x
x
x
x
x
0
0
Паралельне
1
(
x
x
0
0
0
0
завантаження
1
(
x
x
0
1
1
P
Рахування
1
(
1
1
1
x
рахування
P
Збереження
1
x
0
x
1
x
Qn-1
P
1
x
x
0
1
x
Qn-1
P
Мікросхема ИЕ10 за своїм функціонуванням аналогічна мікросхемі ИЕ9 і відрізняється від неї лише тим, що рахування відбувається в двійковому коді, і її коефіцієнт перерахунку рівний 16.
На рис.12.5 наведено схему включення лічильника ИЕ10 в режимі рахування (а) та часові діаграми, що ілюструють його роботу (б).
Таблиця режимів ИЕ10 співпадає з таблицею режимів лічильника ИЕ9.
Рис.12.5. Включення лічильника ИЕ10 в режимі рахування (а) і часові діаграми вхідних та вихідних сигналів (б).
Мікросхема ИЕ11 – це 4-розрядний десятковий синхронний лічильник. Логіка його роботи відповідає логіці роботи лічильника ИЕ9. Від ИЕ9 він відрізняється лише тим, що вхід скидання в 0 цього лічильника синхронний, тобто лічильник скидається в 0 при лог.0 на вході по додатньому фронту тактового імпульса на вході C. Отже, усі зміни станів тригерів лічильника відбуваються по додатньму фронту тактового імпульса на вході C.
В табл.12.4 зведені режими роботи лічильника ИЕ11.
Мікросхема ИЕ18 за своїм функціонуванням аналогічна мікросхемі ИЕ11 і відрізняється від неї лише тим, що рахування відбувається в двійковому коді і її коефіцієнт перерахунку рівний 16.
Таблиця режимів ИЕ18 співпадає з таблицею режимів лічильника ИЕ11.
Таблиця 12.4.
Режими
Входи
Виходи
C
EC
EP
Dn
Qn
P
Скидання
0
(
x
x
x
x
0
0
Паралельне
1
(
x
x
0
0
0
0
завантаження
1
(
x
x
0
1
1
P
Рахування
1
(
1
1
1
x
рахування
P
Збереження
1
x
0
x
1
x
Qn-1
P
1
x
x
0
1
x
Qn-1
P
В табл.12.5 наведено основні параметри мікросхем синхронних лічильників різних серій ТТЛ (ТТЛШ) – середня споживана потужність (Pсер) та середня затримка (tсер).
Таблиця 12.5.
Позн.
К155
К555
КР1533
КР531
ІС
Pсер, мВт
tсер, нс
Pсер, мВт
tсер, нс
Pсер, мВт
tсер, нс
Pсер, мВт
tсер, нс
ИЕ6
510
30
170
44
110
23
-
-
ИЕ7
510
30
170
44
110
23
-
-
ИЕ9
505
25
176
31
105
21
635
15
ИЕ10
-
-
176
35
105
21
635
15
ИЕ11
-
-
-
-
105
20
800
20
ИЕ18
-
-
176
35
105
20
800
20
В лабораторній роботі досліджується мікросхема лічильника типу К155ИЕ7. На рис.12.6 наведено його принципову схему.
Як зазначалося вище, наявність можливості попереднього завантаження лічильника дозволяє досить легко будувати на його основі подільники частоти з довільним коефіцієнтом перерахунку. При побудові такого подільника частоти на основі мікросхеми ИЕ7 необхідно на входи даних лічильника D0..D3 подати відповідну 4-розрядну константу, а вхід підключити до виходу (при прямому рахуванні) або до (при зворотньому рахуванні). Вхідні тактові імпульси подаються відповідно на вхід +1 або -1.
Рис.12.6. Принципова схема лічильника ИЕ7.
Якщо лічильник працює в режимі прямого рахування, то при досягненні на його виходах Qn значення 15 на виході з’являється лог.0, який записує в тригери мікросхеми значення поданої константи, і наступна зміна стану лічильника по додатньому фронту тактового імпульса відбувається вже відносно нового його значення. Якщо ж лічильник працює в режимі зворотнього рахування, то запис константи відбувається при досягненні лічильником значення 0 по сигналу на виході .
Константа ND, що подається на входи даних лічильника, визн...
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора