Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Пристрій мікропроцесорної обробки аналогової інформації.
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Курсова робота
Предмет:
Архітектура комп'ютерів
Частина тексту файла (без зображень, графіків і формул):
Додаток 1. Принципова схема блоку ОЗП.
SHAPE \* MERGEFORMAT ША (16)
А0
А1
А2
А3
А4
А5
А6
А7
А8
А9
А10
R\W
CS
DI0
DI1
DI2
DI3
DI4
DI5
DI6
DI7
RAM
А0
А1
А2
А3
А4
А5
А6
А7
А8
А9
А10
R\W
CS
DI0
DI1
DI2
DI3
DI4
DI5
DI6
DI7
RAM
А0
А1
А2
А3
А4
А5
А6
А7
А8
А9
А10
R\W
CS
DI0
DI1
DI2
DI3
DI4
DI5
DI6
DI7
RAM
А0
А1
А2
А3
А4
А5
А6
А7
А8
А9
А10
R\W
CS
DI0
DI1
DI2
DI3
DI4
DI5
DI6
DI7
RAM
D1
D2
D3
D4
11
16
R\W
1
1
1
1
5
1
A15
A14
1
1
1
A13
A12
A11
ШД (8)
2. Анотація
Нич А.О.
„Пристрій мікропроцесорної обробки аналогової інформації”. Курсова робота. – НУ „Львівська Політехніка”, каф.:САПР, дисципліна: „Архітектура Комп’ютерів”, 2007р.
Курсова робота складається з 34 сторінок, включає 15 схем, 15 таблиць, два рисунки а також містить 2 додатки.
В даній курсовій роботі розроблено компоненти апаратного і програмного забезпечення мікропроцесорного пристрою, який включає аналого- і цифро-аналогові перетворювачі і виконує обробку за функціональною залежністю EMBED Equation.3 аналогового сигналу. Дана робота охоплює ввід і первинну обробку аналогової інформації, подальшу цифрову обробку інформації за програмою і вхідними даними, а також вивід обробленої інформації в аналоговій формі для подальшого використання
3.Зміст
4. Перелік умовних скорочень.
5. Вступ
Розвиток інтегральної технології і схемотехніки цифрових електронних схем призвів до появи інтегральних мікросхем із великою і дуже великою ступенями інтеграції (ВІС і НВІС), що містять на одному кристалі (в одному корпусі) декілька десятків тисяч, а в останніх розробках сотні тисяч елементарних транзисторів. На основі таких схем в останні роки вдалося створити мікропроцесори функціонально закінчені, що управляються збереженою в пам'яті програмою (здебільшого малороз рядні) пристрої опрацювання цифрової інформації, виконані у виді однієї або декількох ВІС або НВІС.
Метою даної курсової роботи є синтез пристрою обробки аналогової інформації за допомогою мікропроцесора. Суть обробки полягає в тому, щоб перевести спочатку деякий початковий вхідний аналоговий сигнал у цифрову форму, перетворити вхідну функцію, залежно від конкретного варіанту, а потім перевести кінцеве значення обрахованої функції у аналогову форму. Зазвичай сигнал, що видається джерелом має аналогову форму, яка описується неперервною в часі функцією з миттєвими значеннями на певному інтервалі. Хоча передавання і обробка таких сигналів може здійснюватись у аналоговій формі, проте на сьогоднішній день широке застосування отримали системи передачі і обробки, в яких вхідні аналогові сигнали переводяться в цифрову форму, отримані цифрові сигнали передаються чи обробляються, на виході системи відбувається зворотне перетворення сигналів з цифрової в аналогову форму.
Цифрова форма представлення сигналів може забезпечити вищу завадостійкість, стабільність параметрів обробки при обробці сигналів, можливість побудови апаратури з використанням останніх досягнень мікроелектроніки.
Основні завдання що ставилися при виконанні курсової роботи :
1.Поглиблення теоретичних знань в сфері технічних і програмних засобів пристроїв мікропроцесорних систем.
2.Набуття навичок роботи з технічною та довідниковою літературою із вибору АЦП і ЦАП.
3.Використання стандартних підпрограм з прикладного програмного забезпечення МП КР580ВМ80А.
4.Набуття навичок по розробці загальної структури МПП та по відлагодженню програмного забезпечення на мові Асемблер МП КР580ВМ80А.
6. Синтез аналогової схеми фільтру
Пристрій, що реалізує на основі певної функціональної залежності перетворення вхідного аналогового сигналу у аналоговий вихідний сигнал називають аналоговим фільтром. Передавальна характеристика аналогового фільтру забезпечує відповідні амплітудно-частотні та фазово-частотні залежності, що визначає тип фільтру.
Для синтезу аналогового фільтру на основі заданої функціональної залежності EMBED Equation.3 (6.1)
використаємо елементи R, L,C, що об’єднуються в RC-, LC-, або RLC-ланки, тобто побудуємо аналогову схему без використання схем на ОП, тобто пасивний аналоговий фільтр.
Для заданого рівняння застосуємо перетворення Лапласа.
Тобто, EMBED Equation.3 , EMBED Equation.3 , EMBED Equation.3 .
Отримуємане алгебраїчне рівняння розв’яжемо відносно EMBED Equation.3 :
EMBED Equation.3 (6.2)
EMBED Equation.3 (6.3)
EMBED Equation.3 (6.4)
Отримуємо коефіцієнт при EMBED Equation.3 , який є дробово раціональним виразом. Формула дробово-раціонального виразу коефіцієнта визначає аналогову схему. В отриманому виразі знаменник представляє набір елементів у вхідному колі, в даному випадку конденсатор( EMBED Equation.3 ) , а чисельник набір послідовно з’єднаних у вихідному колі конденсатора ( EMBED Equation.3 ) і індуктивності ( EMBED Equation.3 ).
EMBED Visio.Drawing.6
Схема 6.1.1 Функціональна аналогова схема фільтра на пасивних елементах.
Перевіримо, чи дана схема відповідає заданому рівнянню:
EMBED Equation.2
EMBED Equation.2 EMBED Equation.2 EMBED Equation.2 EMBED Equation.2 EMBED Equation.2
Підставляємо ці вирази у рівняння цифрового фільтру:
EMBED Equation.2
EMBED Equation.2 EMBED Equation.2 EMBED Equation.2
Отже, в результаті підстановок маємо, що дана схема відповідає заданому рівнянню фільтру при EMBED Equation.2 .
7. Синтез структурної схеми цифрового фільтра
В лінійних системах вхідний та вихідний аналогові сигнали в загальному випадку зв’язані пропорційно-інтегро-диференціальним законом регулювання. Виконаємо перехід від пропорційно-інтегро-диференціальної функціональної залежності до її представлення в кінцево-різницевій формі.
Дискретизація аналогового рівняння полягає в заміні безпосередньої величини її дискретними відліками EMBED Equation.3 і відповідними перетвореннями похідних та інтегралів. Для рівняння (6.1) виконаємо наступну заміну другої похідної:
EMBED Equation.3 . (7.1)
Отже рівняння (6.1) набуде вигляду:
EMBED Equation.3 (7.2)
EMBED Equation.3 (7.3)
В результаті часової дискретизації при заміні безперервної величини її дискретними відліками EMBED Equation.3 для заданого рівняння отримаємо рівняння цифрового фільтра. Це рівняння в загальній формі при обробці інформації в реальному масштабі часу, має вигляд:
EMBED Equation.3 (7.4)
де m і k – кількість відліків, які обробляються цифровим фільтром в кожний момент часу (додатні цілі числа); EMBED Equation.3 - коефіцієнта, які визначають характеристики фільтра.
Одже рівняння (7.3) в загальній формі буде мати вигляд:
EMBED Equation.3 (7.5)
Оскільки в правій частині рівняння відсутні члени виду EMBED Equation.3 , то отриманий фільтр є нерекурсивним. EMBED Equation.3
EMBED PBrush
Схема 7.1.1 Структурна схема реалізації рівняння цифрового фільтра:
XY-елемент множення; DL-елемент затримки; ∑- суматор. 8. Вибір і обгрунтування типу АЦП і ЦАП.
Вибір типу АЦП і ЦАП здійснювався за такими критеріями:
Кількість розрядів повинно відповідати умовам індивідуального завдання;
Керування роботою здійснюватиметься з мінімальними апаратними і програмними затратами;
Цифрові входи повинні мати логічні рівні ТТЛ-логіки, тобто допускається пряме підключення до каналів вводу-виводу;
Відповідність полярності вхідного сигналу до завдання.
У відповідності з умовами даної роботи для цифрового фільтру потрібно використати десятирозрядні АЦП, як було визначено вище, розрядність ЦАП повинна бути такою ж. Критеріями вибору мікросхеми ЦАП і АЦП, окрім розрядності, є наступні їх параметри: Час перетворення Похибка перетворення Парність, поширеність
8.1 Вибір типу АЦП.
Задачею АЦ є однозначне перетворення аналогової величини (переважно напруги) у пропорційний їй двійковий код, яке полягає у порівнянні аналогового сигналу з еталонною напругою, значення якої відомо наперед з високою точністю. В результаті цього перетворення неперервне значення вхідного сигналу змінюється найближчим значенням еталонної напруги. Реалізує цю задачу АЦП.
За класифікаційною ознакою часового розгортання процесу перетворення аналогової величини в цифрову АЦП поділяють на: послідовні АЦП, АЦП послідовного наближення, паралельні АЦП і паралельно-послідовні АЦП.
На відміну від ЦА-перетворення АЦ-перетворення є більш складним процесом і характеризується наявністю як методичних, так і апаратурних похибок.
До найважливіших параметрів та характеристик АЦП належать:
діапазон перетворення - різниця між максимальним та мінімальним значеннями вхідної напруги Uвх;
нелінійність - похибка, зумовлена відхиленням статичної характеристики АЦП від лінійної; диференційна нелінійність визначає, наскільки більша або менша реальна сходинка між сусідніми кодами характеристики від ідеальної;
час перетворення - інтервал часу від моменту заданої зміни напруги сигналом на вході АЦП до появи на його виході відповідного стійкого коду;
розрізняльна здатність - значення одиниці МР n-розрядного АЦП; вона визначається як відношення максимального значення вхідного сигналу Uвх max до числа квантованих рівнів 2n.
Для вибору АЦП проведемо порівняння характеристик двох мікросхем: десятирозрядного К1113ПВ1 і дванадцятирозрядного К572ПВ1.
Деякі параметри АЦП К1113ПВ1 та К572ПВ1 наведені в таблиці 3.1.1:
Таблиця 8.1.1. Основні параметри ІС К1113ПВ1
В результаті порівняння та виходячи з критеріїв вибору мікросхем АЦП, видно, що мікросхема К1113ПВ1 краща з точки зору швидкодії. Крім того, вона в своєму складі має власний генератор тактових імпульсів, компаратор напруг, чого немає в К572ПВ1, для якої потрібно встановлювати їх окремими мікросхемами додатково. Тому зупинимо свій вибір на ній.
К1113ПВ1 – напівпровідникова ВІС функціонально завершеного АЦП, призначена для використання в електронній апаратур і широкого використання у складі блоків аналового вводу. АЦП К1113ПВ1 забезпечує перетворення як однополярної напруги (для цього необхідно вивід 15 з’єднати з виводом 16) в діапазоні 0...9,95В, так і біполярної напруги в діапазоні -4,975...+4,975В в паралельний двійковий код. Дана мікросхема сумісна з КР580ВМ80 та іншими МП, які працюють з ТТЛ-рівнями, тобто по рівням вхідних і вихідних логічних сигналів АЦП сумісна з цифровими ТТЛ ІС. Вихідні каскади з трьома стійкими станами дозволяє зчитувати результат перетворення безпосередньо на шину даних МП. Для її експлуатації необхідно тільки два джерела живлення і регулюючі резистори.
До складу К1113ПВ1 входять ЦАП, компаратор напруги, регістр послідовного наближення (РПН), джерело опорної напруги (ДОН), генератор тактових імпульсів, вихідний буферний регістр з трьома станами, схеми керування. В ІС вихідний струм ЦАП порівнюється зі струмом вхідного резистора від джерела сигналу і формується логічний сигнал РПН. Стабілізація розрядних струмів ЦАП здійснюється за допомогою вбудованого джерела опорних напруг.
Синхронізація РПН забезпечується імпульсами вбудованого ГТІ з частотою від 300 до 400 кГц. Встановлення РПН в вихідне положення і запуск його в режим перетворення здійснюється по зовнішньому сигналу "гасіння і перетворення". По закінченні перетворення АЦП виробляє сигнал "готовність даних" і інформація з РПН поступає на цифрові виходи через каскади з трьома станами. Корпус К1113ПВ1(A-B) типу 2104.18-1.
Мікросхема К1113ПВ1 випускається в 18-виводному герметичному металокерамічному корпусі з вертикальним розміщенням виводів.
Нумерація та призначення виводів мікросхеми: 1-2 – цифрові виходи 8-1; 9 – цифровий вихід 1 (СР); 10 – напруга джерела живлення EMBED Equation.3 ; 11 – погашення і перетворення; 12 – напруга джерела живлення EMBED Equation.3 ; 13 – аналоговий вихід; 14 – загальний (аналогова земля); 15 – управління зсувом нуля; 16 – загальний (цифрова земля); 17 – готовність даних; 18 – цифровий вихід 10 (МР).
EMBED Visio.Drawing.11
Схема 8.1.1 Структурна схема АЦП К1113ПВ1
Включення АЦП в режим однополярного сигналу здійснюється під’єднанням виводу 15 (зсув нуля) до 16 (цифрова земля). Робота даного АЦП визначається відповідними керуючими сигналами. При встановленні на вході «гасіння перетворення» рівня 0, АЦП починає перетворювати вхідну інформацію. Через час потрібний для перетворення (30мкс), на виході 17 з’являється сигнал з рівнем 0, на підставі якого дані з АЦП можуть бути введені мікропроцесором. Прийнявши дані МП встановлює на вході 11 гасіння перетворення рівень логічної 1-ці. За цим сигналом гаситься інформація в регістрі послідовного наближення і АЦП знову готовий до обробки і прийому даних. Цей АЦП може обробляти однополярний сигнал напругою до10,24В і двополярний 5,12В.
Встановлення АЦП у вихідний стан і запуск його в режим перетворення проводиться зовнішнім логічним сигналом «гашення перетворення». По закінченні перетворення АЦП виробляє сигнал «готовність даних», який означає, що на цифрові виходи поступила інформація.
Запуск АЦП в режимі переривання здійснюється видачею 0 в один з розрядів каналу С паралельного інтерфейсу. По закінченні перетворення на вході “готовність даних” з’являється сигнал логічного 0, який інвертується і подається на вхід синхронізації С тригера. При цьому на його вихід Q подається сигнал логічної одиниці, який поступає на вхід запиту переривання INT МП. Все це можливе тільки в тому випадку, коли INTE=1 (сигнал дозволу переривання). МП після запиту переривання встановлює INTE=0 (заборонене переривання) і видається слово стану з INTA=1 (підтвердження переривання) М1=1,WQ=1 і MEMR=0, тобто виконується машинний цикл переривання. На МП формується сигнал DBIN=1. Це означає, що МП читає з ШД деяку інформацію, яка не вибирається з пам’яті. В цей час на ШД поступає код команди RST 2 з буфера, який “пропускає” дані, оскільки на СК сигнал INTA=0, а тому і Е=0.
По цій команді МП переходить на підпрограму обробки переривань. Для читання даних АЦП на нього через канал С паралельного інтерфейсу поступає сигнал логічної одиниці.
Основні електричні параметри мікросхеми наведені в таблиці 3.1.2:
Таблиця 8.1.2. Основні параметри ІС К1113ПВ1
EMBED PBrush
Схема 8.1.2. Часові діаграми роботи ВІС АЦП К1113ПВ1.
EMBED PBrush
Схема 8.1.3. Функціональна електрична схема ВІС АЦП К1113ПВ1.
Для спряження АЦП з МП доцільно використовувати програмований паралельний інтерфейс (ППІ) КР580ВВ55.
EMBED PBrush
Схема 8.1.4. Структурна схема підключення АЦП до МП.
8.2 Вибір типу ЦАП.
Основне призначення ЦАП - автоматичне перетворення (декодування) двійкових кодів на еквівалентні їм значення будь-якої фізичної величини (напруги або струму). В ЦАП цифрова інформація вводиться у вигляді паралельного коду перетворюваного числа, а аналогова інформація на виході представлена у вигляді одного сигналу, який є носієм інформації.
Основні параметри ЦАП:
роздільна здатність (визначається кількістю двійкових розрядів вхідного коду і характеризується можливою кількістю рівнів аналогового сигналу);
точність (визначається найбільшим значенням відхилення аналогового сигналу від розрахункового; виражається у вигляді половини рівня сигналу, яка відповідає молодшому значущому розряду);
нелінійність (максимальне відхилення лінійно наростаючої напруги від прямої лінії, що з’єднує точку 0 і максимального вихідного сигналу);
час перетворення (визначається інтервалом часу від моменту подачі цифрового коду до моменту досягнення вихідним сигналом встановленого значення).
В якості ЦАП використаємо мікросхему перемножуючого ЦАП К572ПА1. Завдяки малій споживчій потужності, досить високій щвидкодії, невеликим габаритам ЦАП К572ПА1 знаходить широке застосування в різноманітній апаратурі. Всі її елементи виконані в одному кристалі.
Мікросхема призначена для перетворення 10–розрядного прямого паралельного двійкового коду на цифрових входах в струм на аналоговому виході, який пропорційний значенням кода і (або) опорній напрузі.
В склад ІС ЦАП К572ПА1 входять прецизійна полікремнієва резисторна матриця (РМ) типу R – 2R, підсилювачі-інвертори (ПІ) для управління струмовими ключами, струмові двопозиційні ключі, виконані ні КМОП транзисторах.
Для роботи в режимі з виходом по напрузі до ІС ЦАП К572ПА1 підключається зовнішні ІОН і ОП з ланцюгом негативного звортнього звязку (ЛОС), що працює в режимі сумування струмів.
Мікросхема виконана в герметичному 16-вивідному металокерамічному корпусі з двухрядним вертикальним розміщенням виводів (DIP - структура).
Нумерація і призначення виводів мікросхеми: 1 – аналоговий вихід 1; 2 – аналоговий вихід 2; 3 – загальний вивід; 4 – цифровий вхід 1 (СР); 5-12 – цифрові входи 2-9; 13 – цифровий вхід 10 (МР); 14 – напруга джерела живлення; 15 – опорна напруга; 16 – вивід резистора зворотнього зв’язку.
EMBED PBrush а)
EMBED PBrush б)
Схема 8.2.1. Спрощенна функціональна елекгрична схема ЦАП К572ПА1 (б)
і схема матриці резисторів R-2R (а).
Метод перетворення, що використовується в ІС К572ПА1, припускає сумування у відповідності з заданим значенням двійкового коду всіх розрядів струмів, взважених по двійковому закону і пропорційних значенню опорної напруги на виводі 15.
На схемі 3.2.2 приведена принципова електрична схема перетворювача код-напруга, у якому використовуються зовнішній ОП для перетворення вихідного струму ЦАП в напругу.
EMBED Visio.Drawing.11
Схема 8.2.2 Принципова електрична схема підключення ЦАП К572ПА1
Таблиця 8.2.1. Основні параметри ІС ЦАП К572ПА1
При включенні ІС ЦАП К572ПА1 в біполярному режимі рекомендується використовувати ІС спареного ОП типу 140УД20 (два ОП в одному корпусі ІС), у якого напруга зміщення нуля не перевищує 5 мВ, а частота зрізу 550 кГц.
8.3 Структура представлення даних.
Структура даних, які входять в рівняння цифрового фільтра, визначається коефіцієнтами рівняння і заданою розрядністю АЦП.
Оскільки вхідний сигнал є біполярний, розрядність АЦП дорівнює 10, то результат перетворення АЦП в залежності від вхідного сигналу подамо у вигляді таблиць:
Таблиця 8.3.1. Відповідність вхідного цифрового та аналогового сигналу.
Результат перетворення 10-ти розрядного блоку ЦАП в залежності від цифрового коду yn вихідної напруги Uyn подано у вигляді таблиці.
Таблиця 8.3.2. Відповідність вихідного цифрового та аналогового сигналу.
Підставимо залежності у рівняння ЦФ :
Uymax∙yn/210 = a0∙Uxmax∙xn/210 + (-a1)∙Uxmax∙xn-1/210 + a2∙Uxmax∙xn-2/210,
(Uymax/Uxmax)∙yn = a0∙xn + (-a1)∙xn-1 + a2∙xn-1,
yn = a0∙(Uxmax/Uymax)∙xn + a1∙(Uxmax/Uymax)xn-1 + a2∙(Uxmax/Uymax)xn-1.
Коефіцієнти ЦФ при xn, xn-1, xn-2, залежать від співвідношення напруг (Uymax/Uxmax) на вході АЦП і виході ЦАП даного МПП. Тому при аналізі структури даних ми вибрали перетворювачі з електричними параметрами (Uymax/Uxmax) = 1.
Оскільки розрядність вхідного сигналу рівна 10, то для представлення величин xn, xn-1, xn-2 необхідно по 2 байти. Для представлення величини yn необхідно також 2 байти, оскільки вихідний сигнал також 10 розрядний. Для коефіцієнтів a0, a1, a2 достатньо одного байта. Одже структура представлення даних буде наступною:
Таблиця 8.3.3. Структура представлення даних.
9. Структурна схема та алгоритм функціонування МПП.
9.1. Опис структурної схеми МПП.
Всі компоненти МПП підімкнені до системної шини(СШ) - набору ліній, що з’єднує систему. Системна шина складається з 3 окремих шин: ШД - шина даних; ША - шина адрес; ШК - шина керування.
За рахунок того, що виводи всіх компонент МПП під’єднані до СШ, вони повинні мати крім станів, що забезпечують логічний нуль чи одиничку на виході, третій стан, стан з високим вихідним опором — високоімпендансний стан.
EMBED PBrush
Схема. 9.1.1. Структурна схема МПП.
Таблиця 9.1.1. Мікросхеми МПП.
МП в складі МПП виконує наступні функції:
формує адреси команд;
зчитує інформацію з зовнішніх пристроїв та пам’яті;
виконує над нею арифметичні та логічні операції;
аналізує результати і записує дані в пам’ять і зовнішні пристрої, функціонуючи при цьому під управлінням команд з деякої фіксованої множини;
при необхідності записує результати в пам’ять;
реагує на зовнішні сигнали.
ТГ призначений для формування синхроімпульсів та приймає участь в прийомі та видачі керуючих сигналів забезпечуючи функціонування МП та інших МПП.
ПЗП служить для постійного зберігання незмінної інформації необхідної для функціонування МПП (програма функціонування ЦФ ).
ОЗП служить для тимчасового зберігання інформації, що використовується при розрахунках.
СК призначений для формування певних керуючих сигналів (MEMR, MEMW, I/OR, I/OW, INTA).
ППІ служить для обміну інформацією з зовнішніми пристроями (ЦАП і АЦП).
АЦП отримує на вході МПП аналоговий сигнал та перетворює його в цифровий код.
ЦАП здійснює зворотнє перетворення. Поступивший на його вхід двійковий код він перетворює у відповідний аналоговий сигнал.
Отже МПП працює за таким принципом: сигнал поступає на аналоговий вхід АЦП. АЦП перетворює сигнал в двійковий код звідки через ППІ поступає до МП, де він обробляється. МП звертається до пам’яті для отримання нових команд та тимчасового збереження результатів. Отримавши результат, МП посилає двійковий код через ППІ на ЦАП, де код перетворюється у відповідний аналоговий сигнал, що поступає на вихід МПП.
Крім того в склад МПП входять наступні допоміжні елементи:
окремі логічні елементи;
дешифратори.
9.2. Розподіл адресного простору.
В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті, що визначається 16-розрядною адресною шиною. Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхроннай обмін інформацією за даними адресами з пам’ятю (ОЗП, ПЗП) та зовнішніми пристроями. При обробці інформації МП зчитує коди команд, операнди і записує одержаний вміст в регістри РЗК або виконує обмін інформації з пам’ятю та зовнішніми пристроями.
Можливі два підходи до організації звертання до пристроїв обміну інформації. Перший підхід використовує звертання до зовнішніх пристроїв, як до комірок пам’яті. Тобто, адресний простір, що відводиться для цих пристроїв включає 64К адрес. Однак, внаслідок повного вкладення адресного простору пристроїв вводу/виводу в простір адрес пам’яті, останнє пропорційно зменшується з збільшенням числа обслуговування зовнішних пристроїв вводу/виводу. До переваг даного підходу можна віднести можливість використання різноманітних команд пересилання даних.
Інший підхід використовує роздільне керування пам’ятю і зовнішніми пристроями.Лише дві команди IN і OUT, у випадку, призначені для обміну інформації з зовнішніми пристроями. Так, як для цих команд адреса для зовнішнього пристрою 8-ми розрядна, то МП КР580ВМ80 може звертатись до 256 пристроїв вводу і 256 пристроїв виводу. При цьому адрсний простір пам’яті буде максимальним (64К).
Таблиця 9.2.1.Розподіл простору адрес в МПП.
Нижче приведені таблиці розподілу адресного простору схем пам’яті і зовнішніх пристроїв.
Таблиця 9.2.2.Адреси комірок пам’яті (ОЗП)
Таблиця 9.2.3.Адреси комірок пам’яті (ПЗП)
В МПС присутні також два ППІ КР580ВВ55. Для звертання до каналів вводу і каналів виводу їм необхідно також присвоїти конкретні адреси. У МПС на основі МП КР580ВМ80А для зовнішніх пристроїв виділено 256 адрес. Виходячи з цього, канали вводу/виводу, а також регістри керуючих слів матимуть адреси зазначені в таблиці 9.2.4.
Таблиця 9.2.4. Адреси портів ППІ.
9.3. Алгоритм функціонування МПП.
Алгоритм функціонування МПП зображений на рисунку 9.3.1.
9
9
EMBED PBrush
При одночасному включені живлення –5В, +5В, 12В і поступленні тактових імпульсів на мікропроцесор, всі регістри і прапорці МП встановлюються в довільні стани. Після цього подається на з ГТІ на вхід RESET МП сигнал високого рівня тривалістю не менше 3 такітв. Лічильник команд (PC) , тригер дозволу переривання (вихід INTE), а також тригер підтвердження захоплення (вихід HLDA) скидаються, і мікропроцесор починає вибірку з пам’яті команд, розміщених з нульової адреси.
З нульової адреси розміщена команда безумовного переходу на головну програму, яка розміщена за першими 64 байтами в ПЗП ( перші 64 байти зарезервовані для векторів переривань RST0-RST7, по 8 байт кожний ).
Алгоритм головної програми включає наступні пункти.
Ініціалізація зовнішніх пристроїв, запис коефіцієнтів a, b, c у пам’ять і початкове обнулення змінних. ППІ програмується на режим роботи 1. Обнулення змінних ( xn-1, xn-2 ) виконується у зв’язку з тим, що вони використовуються як множники у рівнянні цифрового фільтру, однак при першому звертання до цього рівняння ще не сформовані ( отже повинні бути нульовими).
Подання на АЦП сигналу “Запуск”. Це здійснюється шляхом подачі логічної 1 у 1-ший біт порта С.
Перевірка біту 4 порта С на рівність 1. Використовується у зв’язку з тим, що подавши на АЦП сигнал “Запуск” останній не одразу виробить двійковий код вхідного аналогово сигналу, тобто мікропроцесору потрібно почекати доки АЦП не видасть сигналу “готовність”. Якщо цей біт рівний одиниці, то здійснюється перехід на наступний пункт, якщо ж ні – то знову виконується пункт 3.
Читання інформації з портів ППІ, тобто даних, які виробив АЦП.
Обробка отриманої інформації і вивід її на ЦАП. Обробка включає перемноження і додавання елементів у відповідності до рівняння цифрового фільтру, тобто знаходження кінцевої вихідної величини yn, яка і виводиться на ЦАП. Вивід обробленої інформації здійснюється її записом у порти A і В ППІ. Після цього здійснюється перехід до пункту 2.
Таким чином реалізується режим обміну інформації між АЦП і МП через програмне опитування. Функціонування МПП припиняється після вимкнення живлення.
10. Загальна структура програми роботи МПП
ORG 100H
7 mvi a,a ; занесення в пам’ять коефіцієнтів
13 sta F802h
7 mvi a,b
13 sta F803h
7 mvi a,c
13 sta F804h
10 lxi sp,ffffh
10 lxi h,00h ;очищення комірок пам’яті для xn-1 та xn-2
16 shld F805h
16 shld F807h
7 mvi a,0B5h ;ініціалізація ВВ55 для вводу
10 out 0B3h
7 mvi a,0A6h ;ініціалізація ВВ55 для виводу
10 out 0D3h
7 mvi a,10h ;запуск АЦП
10 out 0B2h
7 mvi a,00h ;дозвіл на перетворення
10 out 0B2h
17 call obr
Загальна кількість тактів, за які виконується основна програма рівна 197.
10.1. Опис програм вводу/виводу.
Згідно завдання необхідно вводити 10 і виводити 10 біт даних. Для цього використаємо дві мікросхеми КР580ВВ55. Одну запрограмуємо в режим 1 на ввід: канал А і молодші розряди каналу B. Іншу запрограмуємо в режим 1 на вивід: канал А та молодші розряди каналу B. Для запуску АЦП будемо використовувати розряд С7 каналу С.
Таким чином керуюче слово для першого ППІ набуде вигляду:
SHAPE \* MERGEFORMAT 1
0
1
1
0
1
1
0
Розряди С0-С3 керування вводом
Канал В програмується на ввід
Вибір режиму роботи 1
Розряди С4 – С7 керування вводом
Канал А програмується на ввід
Вибір режиму роботи 1
Ознака керуючого слова
Схема 10.1.1. РКС першого ППІ
Керуюче слово для другого ППІ має вигляд:
SHAPE \* MERGEFORMAT 1
0
1
0
0
1
0
0
Розряди С0-С3 не задіяні
Канал В програмуємо на вивід
Вибір режиму роботи 1
Розряди С4 – С7 не задіяні
Канал А програмується на вивід
Вибір режиму роботи 1
Ознака керуючого слова
Схема 10.1.2. РКС другого ППІ
Код програми, що ініціалізує ППІ, має такий вигляд:
mvi a,B6h ;ініціалізація ВВ55 для вводу
out 0B3h
mvi a,A4h ;ініціалізація ВВ55 для виводу
out 0D3h
Наступним кроком для зчитування інформації буде ініціалізація АЦП. Для цього необхідно на вхід «Гашення/пертворення» АЦП подати логічну 1 для скидання та логічний 0 для запуску перетворення. Як видно зі схеми підключення АЦП, вихід «Гашення/пертворення» АЦП підключений до ППІ. Це є лінія каналу С0 С7. Отже, щоб ініціалізувати АЦП необхідно виконати наступну послідовність команд:
mvi a,80h ;запуск АЦП
out 0B2h
mov a,00h ;дозвіл на перетворення
out 0B2h
Після задання режиму роботи ППІ та ініціалізації АЦП можна приступити до зчитування значення Xn з АЦП. Дані з виходу АЦП поступають в канали А та В.
in 0B0h
mov l,a
in 0B1h
ani 00000011b
mov h,a
Після виконання цієї послідовності команд введене Xn буде міститись в HL. Вивід результату на ЦАП виконується через канал A та молодші розряди каналу В і програмується так:
mov a,l
out 0D0h ;записуємо молодший байт в порт А
mov a,h
out 0D1h ;записуємо старший байт в порт В
mov a,80h
out 0D2h ;дозволяємо вивід на ЦАП
10.2. Опис програм обробки інформації.
Підпрограма обробки переривання:
INT:
11 PUSH PSW
11 PUSH H
16 LHLD F805h ;занесення попереднього значення Xn-1 в комірку
16 SHLD F807h ;для Xn-2
16 LHLD F800h ;занесення попереднього значення Xn в комірку
16 SHLD F805h ;для Xn-1
7 MVI H,0
10 IN 0B0h
7 MOV L,A
16 SHLD F800h ;збереження в Xn
10 POP H
10 POP PSW
4 EI ;дозволити переривання
10 RET ;вихід з підпрограми
Загальна кількість тактів, за які виконується підпрограма, рівна 160.
Як ми бачимо з блок-схеми алгоритму роботи МПП в процесі формування вихідного сигналу виконується ряд арифметичних операцій.
Підпрограма множення двобайтового числа на однобайтове без знаку.
Вхідні дані: регістер D,E-множене; акамулятор A-множник. Результат : регістри A, H, L-добуток (А-старші розряди, L-молодші) Програма використовує регістер С.
dmult:
10 lxi h,0h
7 mvi c,8h
z3:
10 dad h
4 ral
10 jnc z4
10 dad d
z4:
7 aci 0
5 dcr c
10 jnz z3
10 ret
Загальна кількість тактів, за які виконується підпрограма, рівна 471.
Підпрограма віднімання B,C,D-зменшуване, E,H,L- від’ємник
minus:
5 mov a,d
7 sub l
5 mov d,a
5 mov a,c
7 sbb h
5 mov c,a
5 mov b,a
7 sbb e
5 mov b,a ; B,C,D- результат
10 ret
Загальна кількість тактів, за які виконується підпрограма, рівна 61.
Підпрограма додавання двох двобайтовх чисел.
Вхідні дані: регістрова пара ВС - перше число; регістрова пара HL - адреса другого числа в пам'яті.
Результат - сума на місці другого числа з адресою в HL.
PLUS: MOV A,C
ADD M
MOV M,A
MOV A,B
INX H
ADC M
MOV M,A
DCX Н
MOV B,H
MOV C,L
MOV A,D
XRA D
MOV D,A RET
Загальна кількість тактів, за які виконується підпрограма, рівна 82.
Програма обрахунку:
obr
;визначення xna
16 lhld F800h
5 mov d,h
5 mov e,l
13 lda F802h
17 call dmult
13 sta F80bh
16 shld F80ch
;визначення xn-1b
16 lhld F805h
5 mov d,h
5 mov e,l
13 lda F803h
17 call dmult
13 sta F80eh
16 shld F80fh
;визначення xn-2c
16 lhld F807h
5 mov d,h
5 mov t,l
13 lda F804
17 call dmult
13 sta F811h
16 shld F812h
;визначення yn
13 lda F80ah
5 mov b,a
16 lhld F80bh
5 mov c,h
5 mov d,l ;в регістрах В,С,D- xna
13 lda F80bh
5 mov e,a
16 lhld F80eh
17 call minus
13 lda F810h
5 mov e,a
16 lhld F811h
17 call PLUS ; в регістрах В,С,D- yn
;Вивід результату на ЦАП
10 MOV A,L
OUT 0D0h
MOV A,H
OUT 0D1h
MOV A,80h
OUT 0D2h
10 jmp obr ;перехід на початок
Загальна кількість тактів, за які виконується підпрограма, рівна 421.
10.3. Оцінка верхньої фінітної частоти вхідного аналогового сигналу
Оцінку верхньої фінітної частоти фільтру проводимо з точки зору найнижчої швидкодії фільтру. Для визначення верхньої фінітної частоти фільтра необхідно вирахувати за скільки тактів виконається перетворення сигналу на вході АЦП в сигнал на виході ЦАП.
В процесі виконання програми виконуються:
основна програма;
підпрограма множення;
підпрограма віднімання;
підпрограма додавання.
Кількість тактів, за які виконуються дані фрагменти, приведені в таблиці:
Таблиця 10.3.1.Кількість тактів виконання
Таким чином цикл перетворення відбувається за 2334 тактів. В такому випадку, частота видачі інформації при максимальній тактовій частоті процесора 2,5 Мгц рівна
fвид=2,5МГц/2334=1071 Гц
За теоремою Котельникова довільний сигнал, який має скінчений спектр, може бути точно перетворений в цифрову форму і потім відтворений за відліками цього дискретного сигналу при умові, що
EMBED Equation.2 ,
де t інтервал дискретизації, fверх верхня фінітна частота аналогового сигналу.
Оскільки
EMBED Equation.2 ,
то EMBED Equation.2 ,
а отже верхня фінітна частота фільтра fверх=535,5Гц.
11. Реалізація ОЗП для МПС.
Необхідно синтезувати (зпроектувати) 8-ми розрядний блок ОЗП заданого розміру - 8К із елементів з заданою структурою (2048х8).
Вибір і обґрунтування типу мікросхеми пам’яті.
Для побудови блоку пам’яті згідно завдання ми будемо використовувати мікросхему КР537РУ8А. Основними технічними параметрами мікросхеми пам'яті є:
Організація пам’яті: 2048 х 8;
Час доступу до комірки пам’яті 220 нс;
Споживана потужність менша 160мВт;
Кількість джерел – 1 (+5в) .
Схема 11.1. Принципова схема КР537РУ8А.
Таблиця 11.1.1. Призначення виводів мікросхеми КР537РУ8А:
Опис визначення кількості мікросхем пам’яті в блоці.
Нехай N – об’єм пам’яті яку необхідно побудувати, а Ni – об’єм пам’яті однієї МС, тоді загальне число таких мікросхем яких необхідно об’єднати L = N / Ni, їх необхідно об’єднувати послідовно. М- загальна кількість мікросхем яку необхідно використати при побудові даного блоку, і воно буде дорівнювати добутку кількості нарощень по об’ємі і розрядності. М=К*L.
N = 8Кб = 8192 б;
n = 8;
Ni = 2048 б;
ni = 8;
L = 8192/ 2048 = 4;
K = 8 / 8 = 1;
М = 4 * 1 = 4;
У випадку коли K = 1, а L більше 1, то побудова блоку пам'яті виконується з нарощенням по об’єму.
Отже, наша пам'ять буде складатися із чотирьох планок по одній мікросхемі в кожній.
Виділення адресного простору для блоку пам’яті
Для адресного розподілу окремих мікросхем використовуються адресні дешифратори (АДш), число виходів яке рівне L числу мікросхем, а число входів визначається за заданим об’ємом та виділеним простором адрес для блоку пам’яті.
Оскільки ми маємо 16 розрядну шину адрес то одинадцять молодших бітів будуть вказувату безпосередню адресу даних у вибраному блоці (адресу необхідної мікросхеми), дванадцятий біт буде відповідати за вибір „планки”, а три старших за вибір блоку пам’яті в адресному просторі мікропроцесора. Так як адресний простір мікропроцесора має 64К то в пам’яті може розміститися 8 блоків. Нехай адреса нашого блоку буде 111.
Адресація комірок пам’яті для даних мікросхем наведена в таблиці 11.1.2. Принципова електрична схема пам’яті наведена в додатку 1.
Таблиця 11.1.2. Адреси комірок пам’яті
Адресація комірок пам’яті для даних мікросхем наведена в таблиці 6.1. Принципова електрична схема пам’яті наведена в додатку 1.
12. Опис функціонального вузла.
Системний контролер КР580ВК28 призначений для фіксації слова стану МП, сигналів керування зовнішньою пам'яттю та пристроями вводу/виводу і буферизації шини даних.
Схема 12.1.1. Мікросхема КР580ВК28 (а – умовне зображення; б – умовне графічне зображення на схемі електричній принциповій).
Таблиця 12.1.1. Опис виводів СК КР580ВК28
Схема 12.1.2. Структурна схема СК КР580ВК28.
В кінці 1-го такту кожного машинного циклу ГТІ виробляє строб EMBED Equation.3 . По цьому імпульсу СК читає шину даних і записує ці дані в регістр стану. Це слово стану далі дешифрується відповідною схемою і на відповідному виводі СК виробляється один з п'яти керуючих сигналів. Сигнал EMBED Equation.3 використовується для керування виводами DB0 – DB7, які підключаються до системної ШД. Якщо на цей вивід подати сигнал високого рівня, тоді ці виводи переводяться у високоімпедансний стан. Таким прийомом вдається реалізувати запит інших пристроїв на здійснення обміну через системну ШД. Якщо на вивід EMBED Equation.3 через резистор 1 кОм від напруги +12 В подати сигнал, системний контролер на шину даних виставить код команди RST 7. Таким чином, можна апаратно сформувати цю команду. Якщо у відповідь на підтвердження сигналу EMBED Equation.3 зовнішні пристрої виставлять на системну шину перший байт команди CALL, тоді системний контролер видасть ще два сигнали EMBED Equation.3 , для того, щоб прочитати наступні два байти програми CALL.
Схема 12.1.3. Схема підключення СК КР580ВК28 до МП КР580ВМ80А.
13. Аналіз результатів та висновків.
Отже, в процесі виконання курсового проекту було розроблено компоненти технічного і програмного забезпечення мікропроцесорного пристрою, який включає аналогово-цифровий і цифро-аналоговий перетворювачі і виконує функцію лінійної системи автоматизованого регулювання, що описується заданим пропорційно-диференціальним рівнянням, яке зв’язує аналогові сигнали х(t) на вході і y(t) на виході системи. МПП був побудований на МП КР580ВМ80.
Для заданого рівняння системи регулювання було здійснено його часткову дискретизацію і отримано відповідне рівняння цифрового фільтра (ЦФ). Побудовано аналогову схему, яка відображає задане рівняння. Складено і детально описано структурну схему МПП. Складено схему алгоритму функціонування МПП. Обрано типи АЦП і ЦАП. Складено принципові схеми підключення АЦП і ЦАП до МПП. Складено на мові Асемблер мікропроцесора КР580ВМ80 програму вводу інформації через АЦП і виводу через ЦАП. Складено програму відповідної цифрової обробки інформації. Детально описано фрагмент принципової схеми реалізації функціонального вузла ПЗП. Практично засвоєно та удосконалено навики розробки мікропроцесорних систем.
14. Список використаної літератури.
1. Алексенко А.Г., Галицин А.А., Иванников А.Д. Проектирование радиоэлектронной апаратуры на микропроцесорах: Програмирование, типовые решения, методы отладки.-М.:Радио и связь,1984.
2. Майоров В.Г., Гаврилов А.И., Практический курс программирования микропроцессорных систем.-М:Машиностроение,1989.
3. Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение.-М:Енергоатомиздат,1990.
4. Коффон Д. Технические средства микропроцессорных систем: Практический курс.-М:Мир,1983.
5. Фолкенберри Л. Применение операционных усилителей и линейных ИС. – М:Мир,1985.
6. Полупроводниковые БИС запоминающих устойств: Справочник/В.В.Баранов, Н.И.Бекин,А.Ю.Гордунов и др.-М:Радио и связь,1987.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора