Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Розробка процессора ШПФ.
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Інститут комп’ютерних технологій, автоматики та метрології
Факультет:
Не вказано
Кафедра:
Електронні обчислювальні машини
Інформація про роботу
Рік:
2007
Тип роботи:
Курсова робота
Предмет:
Методи, алгоритми та засоби цифрової обробки сигналів та зображень
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Національний університет «Львівська політехніка»
ІКТА
Кафедра ЕОМ
Курсовий проект
з дисципліни
«Методи, алгоритми та засоби цифрової обробки сигналів та зображень»
на тему:
«Розробка процессора ШПФ»
Львів-2007
Завдання
Варіант №
Розробити процесор ШПФ з такими вхідними даними:
Анотація
В даному курсовому проекті розглянуто спосіб реалізації алгоритму ШПФ за основою 4 для сигнального процессора ADSP-21060 для 32-розрядних вхідних даних з часовим прорідженням, детально описано механізми обчислення швидкого перетворення Фур`є за заданною основою, властивості та основні характеристики процесора, на якому планується реалізація, підраховано часові ресурси для виконання обчислення, створена функціональна схема системи та написана програма, що реалізує вказаний алгоритм ШПФ на заданому процесорі.
Зміст
Вступ
Аналіз Фур'є закладає основи багатьох методів, що застосовуються в області цифрової обробки сигналів (ЦОС). По суті справи, перетворення Фур'є (фактично існує кілька варіантів таких перетворень) дозволяє співставити сигналу, заданому в часовій області, його еквівалентне представлення в частотній області, і навпаки, якщо відома частотна характеристика сигналу, то зворотне перетворення Фур'є дозволяє визначити відповідний сигнал у часовій області.
Крім того, ці перетворення корисні при проектуванні фільтрів. Частотна характеристика фільтра може бути отримана за допомогою перетворення Фур'є його імпульсної реакції. І навпаки, якщо визначена частотна характеристика сигналу, то необхідна імпульсна реакція може бути отримана за допомогою зворотнього перетворення Фур'є над його частотною характеристикою. Цифрові фільтри можуть бути створені на основі їхньої імпульсної реакції, оскільки коефіцієнти фільтра з кінцевою імпульсною характеристикою (КІХ) ідентичні дискретній імпульсній реакції фільтра.
1.Теоретичний розділ
1.1. Характеристики сигнального процесора ADSP-21060
1.1.1.Призначення ADSP-21060.
ADSP-21060 SHARC – комп’ютер із супергарвардською архітектурою , що є високо продуктивним 32-розрядним цифровим сигнальним процесором для обробки прикладних програм мови, звуку, графіки і растрових зображеннь. SHARC є системою на кристалі, оскільки базується на ядрі сімейства ADSP-21000, додаючи двохпортову пам’ять на чипі SRAM, інтегровані зовнішні пристрої вводу-виводу з підтримкою розподілених шин вводу-виводу. Завдяки кешу інструкцій процесор може виконувати майже кожну команду в одному (окремому) циклі. Чотири незалежних шини для даних, команд та шин вводу-виводу плюс перехресні переключення між зв’язками пам'яті – все це включає супергарвардська архітектура ADSP-21060.
ADSP-21060 SHARC представляє собою новий стандарт інтегрування для цифрових сигнальних процесорів, комбінуючи високо ефективне з плаваючою крапкою ядро DSP з вбудованим інтерфейсом хост-процесора, контролером прямого доступу до пам’яті, послідовними портами, link-портами, та із загальнодоступними шинами в багатопроцесорному режимі.
1.1.2.Властивості ADSP-21060.
Чотири незалежних шини для вибірки даних, інструкції, і шини вводу-виводу.
32 бітні з рухомою комою обчислювальні блоки стандарту ІЕЕЕ, вузол множення, ALU, та зсувач.
Двопортова SRAM на кристалі та вбудований процесор вводу – виводу для периферії – складають System-оn-а-сhіp.
Вбудовані засоби мультиобробки.
40 MІPS, 25 ns цикл виконання інструкцій, кожна інструкція виконується за один цикл.
80 MFLOPS – постійна продуктивність двох генераторів адреси та даних з частково-зворотнім адресуванням.
Ефективний програмований засіб впорядкованого планування з нульовим переповнюючим циклом.
ІEEE JTAG стандарт 1149.1 тестових портів доступу та емуляції на кристалі.
32-бітний з фіксованою точністю та 40-бітний з розширюваною точністю ІEEE формати даних з рухомою комою, і 32 розрядний формат даних з фіксованою крапкою.
Одноциклові операції множення і арифметико-логічні виконуються паралельно із вибіркою даних чи інструкцій з пам’яті.
Двопортова 4Мbit SRAM є доступною як для ядра процесора, так і для DMA.
4 Gіgawords зовнішня пам’ять підтримує сторінковий режим доступу.
На рис.1 зображена блок-діаграма процесора ADSP-21060, на якій показані всі його основні вузли та зв’язки між ними. Основними вузлами є:
32-розрядні з рухомою комою обчислювальні блоки – АЛП, вузол множення, зсувач;
регістровий файл даних;
генератори адреси даних (DAG1,DAG2);
програмний автомат (Program Sequencer) та кеш інструкцій;
періодичний таймер;
двопортова SRAM;
зовнішній порт для зв'язку із зовнішньою пам'яттю та периферійними пристроями;
інтерфейс хост процесора та багатопроцесорний інтерфейс;
контролер DMA;
послідовні порти;
link-порти;
JTAG тест;
ADSP-21060 – процесор з модифікованою гарвардською архітектурою, що містить 4Мбітну SRAM на кристалі, яка складається з двох блоків по 2 Mбіти кожен, і яка може бути сконфігурована для зберігання різних комбінацій інструкцій і даних. Подвійний доступ (тобто в один момент часу може відбуватися операція запису і читання) до кожного блоку пам'яті відбувається в єдиному циклі ядром процесора, процесором вводу/виводу чи контролером DMA.
В ADSP-21060 пам'ять може бути сконфігурована максимум з 128Кслів по 32-біти , з 256Кслів по 16-бітів для даних, та 80Кслів по 48-біт для інструкцій (чи 40-бітові дані), чи з різних комбінацій довжин слів, які поміщаються у 4Мбіти. Але до пам'яті можна звертатися лише по 16-, 32-, чи 48бітних шинах.
У режимі мультиобробки дозволяється підключення шістьох процесорів ADSP-21060 і паралельне їх функціонування. Єдиний адресний простір дозволяють прямі міжпроцесорні доступи до внутрішньої пам'яті кожного ADSP-21060. Розподілена логіка арбітражу шини керує даним режимом і розподіляє ресурси процесорів між собою. Арбітраж надає шині вибраний чи встановлений пріоритет. Максимальна швидкодія при міжпроцесорній передачі даних складає 240 Mbytes/s по link-портах чи по зовнішньому порту.
Рис.1.1: блок – діаграма процесора ADSP-21060
1.1.3.Розширення рівня системи (системні покращення)
Процесори сімейства ADSP-21000 мають декілька особливостей, що спрощують розробку системи. Ці доповнення внесені у три ключові області:
архітектурні особливості, що підтримують мови високого рівня та операційні системи;
ІЕЕЕ 1149.1 JTAG, що забезпечує послідовне сканування і емуляцію на кристалі
підтримка ІЕЕЕ форматів з рухомою крапкою.
Мови високого рівня. Архітектура сімейства ADSP-21000 має кілька особливостей, що безпосередньо підтримують компілятори мов високого рівня та операційні системи:
універсальні дані і адреси регістрів файлу
32-розрядні типи даних
великий адресний простір
пре- і пост - модифікація адресування
розміщення циклічного буфера даних без заборони на його розміщення в пам’яті;
стек лічильника команд, стек циклу і стек стану, що розміщенні на кристалі;
Додатково, архітектура сімейства ADSP-21000 розроблена спеціально для підтримання ANSІ-стандарту Numeric C-розширення – це перша трансльована мова, що підтримує векторні типи даних і оператори для числових і сигнальних процесів обробки сигналів.
Особливості послідовного сканування і емуляції. Процесори сімейства ADSP-21000 підтримують стандарт ІЕЕЕ1149.1 Joint Test Action Group (JTAG) для відлагодження системи. Цей стандарт визначає метод спеціального послідовного сканування стану вводу-виводу кожного компонента в системі. Послідовний порт JTAG також використовується емулятором ADSP-2106XEZ-ІCЕ для отримання можливостей емуляції на кристалі.
Формати ІЕЕЕ. Сімейство ADSP-21000 підтримує ІЕЕЕ формати даних із рухомою крапкою. Це означає, що дане сімейство, можна використовувати з ІEEE-сумісними процесорами без затрат на додаткове обладнання.
1.1.4.Опис виводів
Рис.1.2. Процесор ADSP-21060
В табл.1.1. використовуються такі позначення:
A – асинхронний;
G – земля;
І – вхід;
О -- вихід;
P -- електроживлення;
S – синхронний;
(A/D) – активний управляючий
(O/D) -- з відкритим стоком (open drain);
T -- з третім станом;
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора