Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Проектування мікроЕОМ.
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Електронні обчислювальні машини
Інформація про роботу
Рік:
2001
Тип роботи:
Курсова робота
Предмет:
Мікропроцесорні системи
Група:
КСM-43
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти України
Національний університет “Львівська політехніка”
кафедра ЕОМ
Курсова робота
з курсу “Мікропроцесорні системи”
на тему : “Проектування мікроЕОМ”
Виконав : студ. гр. КСM-43
Прийняв : доцент каф. ЕОМ
Пуйда В.Я.
Львів 2001
ЗМІСТ
ТЕХНІЧНЕ ЗАВДАННЯ 3
1. РОЗРОБКА СТРУКТУРНОЇ СХЕМИ 4
1.1. Основні технічні характеристики процесора 4
1.2. Внутрішня структура мікроконтроллера. 5
1.3. Функціональне призначення ліній
2. РОЗРОБКА ПРИНЦИПОВОЇ СХЕМИ
2.1.Цокольовка 3
2.3. Вузли синхронізації та початкової установки 11
2.4. Формування магістралі адрес………….…………….13
2.5. Формування магістралі даних………….…………….13
2.6. Формування магістралі керування………….……….13
2.7. Підключення ОЗП та ПЗП
2.8. Проектування підсистеми вводу/виводу
2.9. Планування вибору мікросхем
2.10.Часові діаграми основних режимів звертання до пам’яті та зовнішніх пристроїв.
3.розробка прогами початкової інніціалізації
3.1. Програмна модель памяті
3.2. Опис регістра UCONFIG0
3.3. Програма початкової ініціалізації
література
ЗАВДАННЯ
Спроектувати мікро-EOM в такому складі:
1. CPU
- мікропроцесор
вузол синхронізації
вузол формування магістралі адресу (МА)
вузол формування магістралі даних (МД)
вузол формування магістралі керування (МК)
вузол початкової установки (ПУ)
2. Постійна пам’ять (ПЗП)
3. Оперативна пам’ять (ОЗП)
4. Підсистема вводу/виводу (ПВВ)
ПОЧАТКОВІ ДАНІ
Тип мікроконтролера – PIC17C43;
Постійна пам’ять – вбудована;
Оперативна пам’ять – вбудована і зовнішня;
Підсистема вводу/виводу – вбудована;
РОБКА СТРУКТУРНОЇ СХЕМИ
1.1. Основні технічні характеристики процесора
58 команд;
всі команди виконуються за 121нс крім команд переходу і таблиці читання/запису, які є двохтактними;
робоча швидкість:
- постійний струм – синхронізуючий вхід 33 МГц;
- постійний струм – 121нс командний цикл;
апаратний помножувач ;
11 зовнішніх переривань;
4к х 16 пам’ять програм (ППЗП);
454 байт пам’ять даних (ОЗП);
16 рівневий апаратний стек;
прямий, непрямий і відносний способи адресації;
64кб х 16 адресний простір пам’яті програм;
діапазон робочої напруги 2.5-6.0В;
максимальрий струм вводу/виводу 25mA;
33 виводи вв/вив. з індивідуальним управлінням направлення;
температурний режим роботи:
комерційний варіант – від 00С до +700С;
- індустрійний – від –400С до +850С.
Внутрішня структура мікроконтроллера
Мікроконтроллер PIC17C43 входить до специфікації PIC17C4Х, який включає також PIC17C42A, PIC17C43, PIC17CR43, PIC17C44, PIC17C42t, тому всі вони мають одинакову внутрішню структуру, а відрізняються лише розмірами ОЗП і ПЗП (чи ППЗП).
Внутрішня структура мікроконтроллера PIC17C4Х показана на рис.1.1.
Рис. 1.1. Внутрішня структура мікрокотролера PIC17C43.
Таблиця 1.1. Призначення виводів
Назва
Опис
OSC1/CLKN
19
I
ST
Вхід генератора у кисталі/резонаторі
Або режим RC генератора. Зовнішній синхронізуючий вхід у зовнішньому режимі часу
OSC2/CLKOUT
20
O
-
Вихід генератора.З’єднання з крис-талом або резонатором у кристалі. Режим генератора. В RC-генераторі або у зовнішніх режимах OSC2 вихід штирка CLKOUT, який має четверту частину частоти від OSC1 і визначає швидкість командного циклу.
MCLR/Vpp
32
I/O
ST
Скид ввід/програмування напруги Vрр входу. Це активний низький вхід скиду чіпа.
RA0/INT
RA1/TOCKI
RA2
RA3
RA4/RX/DT
RA5/TX/CK
26
25
24
23
22
22
I
I
I/O
I/O
I/O
I/O
ST
ST
ST
ST
ST
ST
Реверсивний порт вв/вив окрім RA0 i RA1, яі є тільки вхідними
Може бути выдібраний як зовнішнэ перериваня, яке можна реконфігурувати на позитивний рівень і негативний
Може бути выдібраний як зовнішнэ перериваня входу, яке можна реконфігурувати на позитивний рівень і негативний. Також може бути синхронізуючим входом таймеру Timer0
Високий рівень напруги, високий струм відкриває штирьок порту для вводу/виводу.
Високий рівень напруги, високий струм відкриває штирьок порту для вводу/виводу.
Може бути відібраний як Usart(SCI). Асинхронно приймають або Usart(SCI) синхронних даних.
Може бути відібраний як Usart(SCI). Асинхронне приймання або Usart(SCI) синхронний годинник.
RB0/CAP1
RB1/CAP2
RB2/PWM1
RB3/PWM2
RB4/TCLK12
RB5/TCLK3
RB6
RB7
11
12
13
14
15
16
17
18
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
ST
ST
ST
ST
ST
ST
ST
ST
Порт В: реверсивний порт вв/вив з програмним налагоджуванням конфігурації.
Може бути і CAP1 вхідний контакт
Може бути і CAP2 вхідний контакт
Може бути і PVVM1вхідний контакт
Може бути і PVVM2 вхідний контакт
Може бути зовнішній синхронізуючий вхід до Timer1 I Timer2
Може бути зовнішній синхронізуючий вхід до Timer3
RC0/AD0
RC1/AD1
RC2/AD2
RC3/AD3
RC4/AD4
RC5/AD5
RC6/AD6
RC7/AD7
2
3
4
5
6
7
8
9
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
TTL
TTL
TTL
TTL
TTL
TTL
TTL
TTL
Порт С : реверсивний порт вв/вив.
Нижні 8 розрядів 16-розрядної системної шини в мікропроцесорному режимі або в мікроконтроллерному режимі
В мультиплексній конфігурації системної шини ці виводи – вивід адрес і вв/вив даних.
RD0/AD8
RD1/AD9
RD2/AD10
RD3/AD11
RD4/AD12
RD5/AD13
RD6/AD14
RD7/AD15
40
39
38
37
36
35
34
33
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
TTL
TTL
TTL
TTL
TTL
TTL
TTL
TTL
Порт D: реверсивний порт вв/вив.
Старші 8 розрядів 16-розрядної системної шини в мікропроцесорному режимі або розширеному мікропроцесорному режимі або розширеному режимі мікроконтроллера
В мультиплексній конфігурації системної шини ці виводи – вивід адрес і вв/вив даних.
RE0/ALE
RE1/OE
RE2/WR
30
29
28
I/O
I/O
I/O
TTL
TTL
TTL
Порт E : реверсивний порт вв/вив.
В мікропроцесорному режимі або в режимі розширеного мікроконтроллера –це фіксатор адреси (очікування часу актуальності адреси) виходу.
В мікропроцесорному або в розширеному режимі мікроконтроллера цей дозвіл читання управління виходом (активним є низький рівень)
В мікропроцесорному або в розширеному режимі мікроконтроллера цей дозвіл запису управління виходом (активним є низький рівень)
TEST
27
I
ST
Вивід виморочної перевірки в режимі тестування
VSS
10.
31
P
Вивід дляаземлення.
VDD
1
P
Позитивна напруга живлення
CLOCK GENERATOR, POWER ON RESET, WATCHDOG TIMER, OSC STARTUP TIMER, TEST MODE SELECT – бдок синхронізації генератора, включення і скиду мікроконтроллера, таймеру запуска і вибору режиму перевірки; ёёёёёёёёёёёёёёёёёё
SYSTEM BUS INTERFACE – системна шина інтерфейсу;
PROGRAM MEMORY (EPROM/ ROM)- пам’ять програм, в PIC17C43 це Електрично- програмована ПЗП (EPROM) розміром 4К х 16; 111ёёё
STACK 16 x 16 – регістровий стек;
TABLE PTR< 16> - таблиця переривань;
INSTRUCTION DECODER – дешифратор команд, на який подається шина даних і він виробляє сигнали керування (CONTROL OUTPUTS) ёёёёёёёёёё
IR LATCH <16> - буфер команд;
FSR0, FSR1 – регістри вибору файла регістрації при непрямому звертанні до пам’яті даних; 11ёёёё
IR BUS <16>
DECODER – декодер контролю за режимом звертання до пам’яті;
DATA RAM – пам’ять даних типу ОЗП розміром 454 х 8;
READ/WRITE DECODE FOR REGISTERS MAPPED IN DATA SPACE – декодер читання/запису для регістрів відображеня в просторі даних;
WREG <8> – робочий регістр; 11ёёёё
BITOP – проміжний регістр зберігання команд;
ALU –Арифметико-логічний пристрій;
SHIFTER –регістр зсуву;
IR BUS <16> – шина адрес;
DATA BUS <8> – шина даних;
Timer1, Timer2, Timer3 CAPTURE PWM –блок таймерів захоплення зовнішніх сигналів;
DIGITAL I/ O PORTS A, B –блок цифрового вв/вив портів А та В;
SERIAL PORT –блок послідовного порту;
Timer0 MODULE –простий 16-ти розрядний лічильник переповнення; ???ёёёё
BSR (Bank Select Register) –регістр вибору групи;
INTERRUPT MODULE –модуль переривань.Виробляє контрольний сигнал до процесора (CONTROL SIGNALS TO CPU);
Вихідні сигнали описані в таблиці 1.1.
1.5. Формування магістралі адреси
Оскільки в мікроконтроллері лінії адрес та даних є мультиплексованими, то виникає необхідність використовувати регістр для збереження значення встановленої на шині адреси.
Використовуємо два 8-ми розрядні регістри, на які паралельно подається сигнал ALE. Сигнал ALE використовується, як строб адреси, тобто, як тільки він стане активним ми почнемо передавати адресу на магістраль адрес. Простір розширеної пам’яті 64К, отже можна використовувати ОЗП на 15 входів адрес, яка забезпечит потрібний адресний простір, тому лінію А15 невикористовуємо.
1.6. Формування магістралі даних
Магістраль даних для підключення зовнішньої пам’яті проходить тимиж лініями зв’язку, що і магістраль адрес, і вважається, що на цій магістралі завжди знаходяться дані, які або читаються з пам’яті або записуються в пам’ять, окрім випадку, коли поступає сигнал ALE на регістри формування шини адрес. Старші 8-м розрядів подаються на одну мікросхему ОЗП, молодші – на другу.
1.7. Формування шини керування
На магістраль керування виведені сигнали, що використовуються в наведеній нижче схемі: сигнали взаємодії з пам’яттю програм, перевантаження процесора, сигнал зовнішнього переривання.
1.8.Організація звертання до зовнішньої пам’яті
Мікроконтроллер дозволяє розширення тільки пам’яті даних. Внутрішня пам’ять програм типу Електронно-програмоваана ПЗП, а зовнішню можна організовувати як пам’ять типу ОЗП. Адреса звертання 16-ти розрядна і відбувається через порти AD0-AD7, AD8-AD15. Дані, які записуються або читаються при звертанні до зовнішньої пам’яті також 16-ти розрядні і лінії зв’язку мультиплексовані з лініями адрес – RC0-RC7, RD8-RD15. Графічно звертання до пам’яті можна зобразити, як показано на рис.18.
Рис.1.8. Діаграма організації зоовнішньої пам’яті програм.
На рис.1.8. використані позначення:
373-регістри формування шини адрес;
138- мультиплексор, який використовується при сторінковій організації памяті. В моєму проєкті невикористовується сторікова організація пам’яті, тому даного мультиплексора немає а входи СЕ (вибір мікросхем) заземлені, тобто обидві мікросхеми весь час включені. З першої мікросхеми (MSB) за адресою А14-А0 вибираються старші 8-м розрядів даних, а з другої (LSB) , за тієюж адресою вибираються молодші 8-м розрядів даних. Так само відбувається при записі даних в пам’ять програм.
На рис.1.9. показана часова діаграми звертання до зовнішньої пам’яті програм.
1.9. Часові діаграми звертання до зовнішньої пам’яті програм.
Розподіл адресного простору пам’яті програм між внутрішньою і зовнішньою пам’яттю показаний нижче
1.9. Проектування підсистеми вводу/виводу.
PIC17C43 має у своєму складі порти вводу/виводу, а саме чотири паралельних 8-ми розрядних (RB, RC, RD), один паралельний 6-ти розрядний (RA), один паралельний 3-х розрядний і один послідовний порт. Тому проектування підсистеми вводу/виводу мікроЕОМ значно спрощується. В даній схемі для обміну використовується порт B (RB). На роз’єм виведені 8 інформаційних ліній і лінія запиту переривання.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора