Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Реалізація ОЗП для МПС.
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра САПР
Інформація про роботу
Рік:
2006
Тип роботи:
Курсова робота
Предмет:
Комп’ютери і мікропроцесорні системи
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Національний університет “Львівська політехніка”
Кафедра САПР
Розрахункова робота
з курсу“ Комп’ютери та мікропроцесорні системи”
Реалізація ОЗП для МПС
Керівник: Виконав:
Панчак Р.Т. студент:
“Допущено до захисту” група: КН-
_____________2006р. Залікова книжка №
Оцінка: ________________
підпис______________ підпис_________________
Львів – 2006
Завдання
Варіант №1
Розробити блок пам’яті об’єму 2 K на основі мікросхеми з організацією EMBED Equation.3 , вибравши тип мікросхеми та задавши область адресного простору.
Постановка задачі: Розробити компоненти технічного забезпечення оперативного запам’ятовуючого пристрою (ОЗП) для мікропроцесорного пристрою на базі МП КР580ВМ80. Зокрема необхідно синтезувати ОЗП об’ємом 2 K, використовуючи мікросхему з організацією 256 x 1. Для цього вибрати тип пам’яті ( конкретну мікросхему ), навести умовне позначення, описати виводи, електричні параметри, побудувати принципову електричну схему ( включаючи схему дешифрації адрес).
Зміст
TOC \o "1-3" \h \z \u HYPERLINK \l "_Toc152858231" Вступ PAGEREF _Toc152858231 \h 4
HYPERLINK \l "_Toc152858232" 1. Вибір і обґрунтування типу мікросхеми. PAGEREF _Toc152858232 \h 4
HYPERLINK \l "_Toc152858233" 2.Виділення адресного простору для блоку памяті. PAGEREF _Toc152858233 \h 5
HYPERLINK \l "_Toc152858234" 3. Опис визначення кількості мікросхем пам’яті в блоці. PAGEREF _Toc152858234 \h 7
HYPERLINK \l "_Toc152858235" 4. Синтез схеми адресного дешифратора для блоку пам’яті. PAGEREF _Toc152858235 \h 8
HYPERLINK \l "_Toc152858236" 5. Аналіз результатів та висновки PAGEREF _Toc152858236 \h 9
HYPERLINK \l "_Toc152858237" Використана література PAGEREF _Toc152858237 \h 10
HYPERLINK \l "_Toc152858238" Додаток PAGEREF _Toc152858238 \h 11
Вступ
Важливою компонентою сучасних PC є запам’ятовуючі пристрої(далі просто ЗП). Їх можна класифікувати за різними ознаками:
За способом зберігання інформації(статичні, динамічні);
За організаційним принципом(однорозрядні, багаторозрядні);
За функціональною ознакою(постійні(ПЗП), оперативні(ОЗП));
За способом звертання до запам’ятовувачів (адресні, безадресні);
За технологією виконання(ТТЛ-технологія, МОН-технологія, I2L-інжекційна логіка).
При проектуванні блоків пам’яті, вибираючи мікросхеми, користувач вибирає їх згідно з найважливішими характеристиками:
Тип ЗП і його структурні особливості;
Загальна ємність ЗП(в бітах, байтах, кбайтах, мбайтах);
Часові параметри(час вибірки, час звертання, цикл пам’яті);
Електричні параметри(споживна потужність, напруга, струм в різних режимах);
Технологія виконання(тип корпуса, число виводів, технологія виготовлення).
В мікросхемах пам’яті використовують два типи нагромаджувачів: словарний і матричний. В свою чергу нагромаджувачі матричного типу також мають два види згідно з способом читання і запису даних: вхід і вихід даних по різних каналах, мультиплексовані вхід і вихід. Адреса комірки в ОЗП матричного типу формується на підставі коду, який поступає на дешифратор рядка та дешифратор стовпця. Місце на пересіченні адреси рядка і стовпця містить елемент, який адресується. В ОЗП словарного типу адреса безпосередньо вказує на елемент, що адресується.
Завданням даної графо-розрахункової роботи є побудова (проектування) 8-ми розрядного блоку ОЗП заданого розміру із елементів з заданою структурою для мікропроцесора (МП) КР580ВМ80А.
1. Вибір і обґрунтування типу мікросхеми.
Основними характеристиками мікросхем пам’яті є організація пам’яті, швидкодія, потужність споживання, режим роботи. Бувають статичні та динамічні ОЗП, що виготовляються за н-МДН, КМДН, ТТЛШ технологіями. Статичний тип пам’яті більш швидкодіючий, значно важче організувати і виготовити значні об’єми і, відповідно, набагато більшої вартості в порівнянні з динамічними ОЗП. В кристалах мікросхем пам’яті містяться матриця запам’ятовуючих елементів, адресний дешифратор, керуючі та підсилюючі схеми.
Розробити компоненти технічного забезпечення оперативного запам’ятовуючого пристрою (ОЗП) для мікропроцесорного пристрою на базі МП КР580ВМ80. Зокрема необхідно синтезувати ОЗП об’ємом 2 K, використовуючи мікросхему з організацією 256 x 1. Для цього вибрати тип пам’яті ( конкретну мікросхему ), навести умовне позначення, описати виводи, електричні параметри, побудувати принципову електричну схему ( включаючи схему дешифрації адрес).
Згідно із завданням до курсової роботи, потрібно реалізувати 2K оперативної пам’яті, використовуючи мікросхеми 256 × 1. Виходячи із вищенаведених характеристик ОЗП, для організації пам’яті використаємо мікросхему К155РУ5.
Таблиця 1.
Технічні характеристики мікросхеми К155РУ5
EMBED Paint.Picture
Схема 1.Умовне позначення мікросхеми К155РУ5
2.Виділення адресного простору для блоку памяті.
В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті, що визначається 16-розрядною адресною шиною.Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхроннай обмін інформацією за даними адресами з пам’ятю (ОЗП, ПЗП) та зовнішніми пристроями. При обробці інформації МП зчитує коди команд, операнди і записує одержаний вміст в регістри РЗК або виконує обмін інформації з пам’ятю та зовнішніми пристроями.
Можливі два підходи до організації звертання до пристроїв обміну інформації. Перший підхід використовує звертання до зовнішніх пристроїв, як до комірок пам’яті. Тобто, адресний простір, що відводиться для цих пристроїв включає 64К адрес. Однак, внаслідок повного вкладення адресного простору пристроїв вводу/виводу в простір адрес пам’яті, останнє пропорційно зменшується з збільшенням числа обслуговування зовнішних пристроїв вводу/виводу. До переваг даного підходу можна віднести можливість використання різноманітних команд пересилання даних.
Інший підхід використовує роздільне керування пам’ятю і зовнішніми пристроями.Лише дві команди IN і OUT, у випадку, призначені для обміну інформації з зовнішніми пристроями. Так, як для цих команд адреса для зовнішнього пристрою 8-ми розрядна, то МП КР580ВМ80 може звертатись до 256 пристроїв вводу і 256 пристроїв виводу. При цьому адрсний простір пам’яті буде максимальним (64К).
Таблиця 2
Адреси комірок пам’яті (ОЗП)
А0-А15-розряди шини адрес.
А0
А1
А2
А3 адреса комірки памяті
А4
А5
А6
А7
А8
А9 -вибір блоку
А10
А11
А12
А13 Для того щоб працювала ОЗП потрібно щоб ці розряди мали рівень лог 1
А14
А15
Отже для того щоб працювала ОЗП потрібно щоб розряди А11-А15 мали рівень лог.1. Коли розряди А8-A10 дорівнює лог.0. включений перший блок(вісім мікросхем справа на схемі), а розряди А0-А7 адресують комірки памяті для цого блоку. Коли А8 в стані лог.1. включається другий блок мікросхем(ті що зліва на схемі).Отже для програміста коли він працює з ОЗП не потрібно задумуватись коли і який блок включається, він збілшує адресу до FFFF, а дешифратор все зробить сам.
3. Опис визначення кількості мікросхем пам’яті в блоці.
При побудові блоку ОЗП заданої структури, як правило, виникають наступні задачі:
Нарощення розрядності;
- Нарощення об’єму.
При нарощенні розрядності кількість мікросхем пам’яті визначається за формулою
EMBED Equation.3 , (1.1.)
де EMBED Equation.3 – потрібна розрядність , EMBED Equation.3 – розрядність використовуваного елемента. Такі мікросхеми необхідно включати паралельно.
EMBED Visio.Drawing.11
Схема.2 Схема модуля пам’яті при нарощенні розрядності
При нарощенні об’єму кількість мікросхем є рівна
EMBED Equation.3 , (1.2.)
де EMBED Equation.3 – необхідний об’єм, EMBED Equation.3 – об’єм однієї мікросхеми.
В такому випадку мікросхеми пам’яті включаються послідовно.
EMBED Visio.Drawing.11
Схема.3. Схема модуля пам’яті при нарощенні об'єму
Найчастіше при проектуванні блоків ОЗП виникає змішана задача: нарощення розрядності і об’єму.
Отже, для проектування заданого в завданні блоку пам’яті проаналізуємо вхідні дані про мікросхему і модуль ОЗП.
4. Синтез схеми адресного дешифратора для блоку пам’яті.
Для адресного розподілу окремих мікросхем використовується адресні дешифратори.
Таблиця адрес пам’яті: Апоч.
Акінц.
Схема.4. Комбінаційна схема адресного дешифратора.
5. Аналіз результатів та висновки
Виконана розрахункова робота вміщує в собі основні етапи синтезу блоку пам’яті для пристрою мікропроцесорної обробки аналогової інформації.
В результаті був розроблений блок пам’яті, який складається з мікросхем пам’яті і дешифратора адрес.
Використана література
Федорков Б. Г., Телец В. А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. М.: Енергоатомиздат, 1990.
Ермаков А. Е., Схемотехника ЭВМ. Учебное пособие. -М.: РГОТУПС, 1997. -352 с.
Применение микросхем памяти в электронных устройствах: Справочник/ О. Н. Лебедев- М.: Радио и связь, 1994. -216 с.
Шило В. Л. Популярные цифровые микросхемы: Справочник. - Ч.: Металлургия 1989. - 352 с.
Калачиков Б. А.: ”Микропроцессорры и их применение в системах передачи и обработки сигналов”.
Интегральные микросхемы и их зарубежные аналоги: Справочник. Том 2./А. В. Нефедов. - М.:ИП РадиоСофт, 1998г. - 640с.:ил.
Отечественные микросхемы и зарубежные аналоги Справочник. Перельман Б.Л.,Шевелев В.И. "НТЦ Микротех", 1998г.,376 с. - ISBN-5-85823-006-7
Додаток
Схема.5. Принципова електрична схема блоку памяті.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора