Міністерство освіти і науки України
Національний університет «Львівська політехніка»
Кафедра САПР
Розрахункова робота
з курсу „Архітектура комп’ютерів”
на тему:
„Побудова постійного запам’ятовуючого пристрою (ПЗП)
для мікропроцесорної системи”
Виконав:
студент групи КН-316
Прийняв:
Теслюк В.М.
Львів-2007
Завдання до графічно-розрахункової роботи: Нарисувати і пояснити схему організації програмованого ПЗП, об’ємом 32K з використанням мікросхем організацією 8192*8. Вказати область адрес в пам’яті, яка відповідає вибраній схемі дешифрації адрес.
Сівокозов В.М.
“Побудова постійного запам’ятовуючого пристрою (ПЗП) для мікропроцесорної системи”. Розрахункова робота. – НУ ”Львівська політехніка”, дисципліна: “Архітектура комп’ютерів”, 2007р.
Розрахункова робота складається з ХХ сторінок, ХХ таблиць, ХХ схем та додатка.
Виконання розрахункової роботи має за мету: поглиблення теоретичних знань по синтезу оперативної пам’яті заданого об’єму, з використанням конкретних мікросхем пам’яті, побудови принципових схем окремих вузлів, набуття навиків роботи з технічною та довідниковою літературою.
Зміст
Перелік умовних позначень………………………………………5
Вступ……………………………………………..…………………6
Короткі теоретичні відомості………………………………….7
Вибір і обґрунтування типу мікросхеми пам’яті……………..8
Виділення адресного простору для блоку пам’яті…………..хх
Синтез схеми адресного дешифратора для блоку пам’яті….хх
Висновок………………………………………………………..….хх
Використана література………………………………………..…хх
Додаток …………………..……………………………………….хх
Перелік умовних скорочень
ОЗП – оперативно запам’ятовуючий пристрій
ПЗП – постійно запам’ятовуючий пристрій
ЗП – запам’ятовуючий пристрій
ВІС – велика інтегральна мікросхема
ПА – початкова адреса
КА – кінцева адреса
Вступ
При розробці систем мікропроцесорної обробки інформації необхідним елементом пристроїв такого плану є пам’ять, або запам’ятовуючий пристрій. При застосуванні виключно апаратного підходу такої необхідності не було би, оскільки обробка інформації в такому випадку відбувалася би цілком на аналоговому рівні. Проте при застосуванні цифрової техніки пам’ять стає елементом для зберігання інформації, що обробляється.
Існують різні типи мікросхем пам’яті, що реалізують різні технології та принципи їх виготовлення. Є декілька класифікацій запам’ятовуючих пристроїв, залежно від ознак класифікації:
За способом зберігання інформації ВІС ЗП поділяються на:
статичні (побудовані на тригерах, що забезпечує зберігання інформації при звертанні до ЗП);
динамічні (організовані на паразитних конденсаторах, які вимагають періодичної регенерації);
За організаційною ознакою ВІС ЗП поділяються на:
однорозрядні (n*1);
багаторозрядні (n*m);
За способом звертання до запам’ятовувачів ВІС ЗП поділяються на:
адресні із довільним звертанням (доступ до інформації здійснюється за чітко визначеною адресою);
адресні із послідовним звертанням;
безадресні (пошук інформації здійснюється за її власними ознаками)
За технологічним виконанням ВІС ЗП поділяються на:
біполярні (технологія ТТЛ);
ЗП на МОН-структурах;
Інжекційні ЗП;
За функціональною ознакою ВІС ЗП поділяються на:
оперативні (ОЗП);
постійні (ПЗП).
ОЗП (оперативні запам’ятовуючі пристрої) призначені для запису, зберігання та зчитування інформації (запис і зчитування виконуються за майже один і той самий час).
ПЗП (постійні запам’ятовуючі пристрої) використовуються для енергонезалежного зберігання системної інформації. Ця пам'ять у комп’ютерах при звичайній роботі використовується тільки для зчиту-вання. Об’єм цієї пам'яті відносно невеликий. ПЗП бувають трьох видів:
1. ПЗП, які програмуються тільки при виготовленні.
2. ПЗП, які програмуються на спеціальних пристроях – електричних програматорах (програмовані ПЗП).
3. ПЗП, які програмуються за допомогою ультрафіолетових променів (перепрограмовані ПЗП).
2. Короткі теоретичні відомості
Очевидно, що кожна мікросхема пам’яті має ряд фіксованих параметрів, що не залежать від специфіки їх використання. До цих параметрів, відповідно, належать об'єм пам’яті та розрядність. Зазвичай розрядність та об'єм не є дуже великими, що обумовлене обмеженнями при виготовлені мікросхем, а також тим, що різні пристрої, де застосовується ВІС пам’яті, мають різну розрядність.
Під час синтезу блоків пам’яті заданої структури часто виникає необхідність об’єднати кілька мікросхем. Така необхідність з’являється у 2-х випадках:
Збільшення розрядності. Нехай потрібно синтезувати блок пам’яті розрядності “n”, а розрядність наявних мікросхем – “ni<n”. В такому випадку кількість корпусів, необхідних для синтезу блоку, дорівнює: K=n/ni. Ці мікросхеми потрібно з’єднати паралельно.
Збільшення об’єму. Нехай необхідний об'єм – n, а об'єм одного корпусу – ni<n. Тоді кількість окремих модулів буде рівна: K=n/ni. Їх потрібно з’єднати послідовно.
При нарощенні об’єму виникає також питання вибору потрібної мікросхеми (групи паралельно об’єднаних мікросхем у випадку нарощення розрядності) під час адресації. Для розв’язання даної задачі використовують схеми дешифрування, побудовані на логічних елементах.
При появі надлишкових розрядів на шині адрес, їх дешифрують таким чином, щоб схема даного блоку пам’яті була відкрита лише при певній їх комбінації (в даній роботі дешифруємо їх на логічний рівень «0», хоча можна зашифрувати будь-яку комбінацію бітів).
3. Вибір і обґрунтування типу мікросхеми пам’яті
Для побудови ПЗП використаємо схему об’єднання модулів для нарощення розрядності та об’єму. Визначимо, яку кількість мікросхем даного типу необхідно використати для того, щоб наростити розрядність. Скористаємось наступними формулами:
, де -розрядність, яку необхідно отримати;
- розрядність однієї мікросхеми
Для нашого випадку К=8/8=1. Отже, розрядність нарощувати нема необхідності.
Далі визначаємо скільки мікросхем у нашому випадку потрібно для нарощення об’єму. Скористаємось наступними формулами:
, де -об’єм, який необхідно отримати; - об’єм однієї мікросхеми
32К= 32768
Для нашого випадку К= 32768 /8192=4.
Отже для вирішення нашої задачі нам потрібно 4 мікросхем.
Потрібними характеристиками володіє мікросхема ХХХХХХХ. Час вибірки адресу цієї мікросхеми не більший ХХХнс.
4. Виділення адресного простору для блоку пам’яті
Адреси
A15
A14
A13
A12
А11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
Планка 1
ПА1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
КА1
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
Планка 2
ПА2
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
КА2
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Планка 3
ПА3
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
КА3
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
Планка 4
ПА4
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
КА4
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Отже, з таблиці видно, що початковою адресою нашого блоку ПЗП буде адреса 0000H, а кінцевою – адреса 7FFFH.
5. Синтез схеми адресного дешифратора для блоку пам’яті
Схема дешифратора
В даному дешифраторі я використовую такі логічні мікросхеми як 2 інвертори та 4 схеми “3Або”
“Не” К155ЛН1
X
не X
0
1
1
0
“3-Або” К155ЛЛ4
X1
X2
X3
Y
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
1
Висновки
В даній роботі було синтезовано блок постійної пам’яті об’ємом у 32К на елементах з організацією 8192*8. Таким чином, були використані процедури нарощення об’єму.
Максимальний об'єм пам’яті даного пристрою залежить від його складових і в цілому визначається розрядністю шини адрес.
Використана література
Федорков Б. Г., Телец В. А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение.
М.: Енергоатомиздат, 1990.
Ермаков А. Е., Схемотехника ЭВМ. Учебное пособие.- М.: РГОТУПС, 1997. -352 с.
Отечественные микросхемы и зарубежные аналоги Справочник. Перельман Б.Л.,Шевелев В.И. "НТЦ Микротех", 1998г.,376 с.
Применение микросхем памяти в электронных устройствах: Справочник/ О. Н. Лебедев- М.: Радио и связь, 1994. -216 с.
Шило В. Л. Популярные цифровые микросхемы: Справочник. - Ч.: Металлургия 1989. - 352 с.
Интегральные микросхемы и их зарубежные аналоги: Справочник. Том 2./А. В. Нефедов. - М.:ИП РадиоСофт, 1998г. - 640с.:ил.
Додаток. Схема блоку ПЗП