Дослідження тригерів і тригерних схем.. Розрахункова робота з Комп’ютерна схемотехніка. Робота № 203320

Дослідження тригерів і тригерних схем.

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Не вказано

Факультет:

Не вказано

Кафедра:

Автоматизовані Системи Управління

Інформація про роботу

Рік:

2015

Тип роботи:

Розрахункова робота

Предмет:

Комп’ютерна схемотехніка

Група:

КН-2

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти І науки України національний університет “Львівська політехніка” Кафедра АСУ Звіт До лабораторної роботи: «Дослідження тригерів і тригерних схем» з дисципліни комп’ютерна схемотехніка Виконав: cт. гр. КН-2 Прийняв: Львів – 2008 Мета: вивчення і дослідження основних структур тригерних пристроїв в логічному базисі І-НЕ та І-АБО-НЕ з потенційним представленням інформації. Загальні положення: Функціональні вузли і пристрої ЕОМ синтезуються на основі двох типів логічних схем: комбінаційних і цифрових автоматів. Тригер, як типовий елемент цифрового автомату, являє собою пристрій, що може знаходитись в одному з двох стійких станів і переходить в другий під дією зовнішніх сигналів. Зміна стану, як правило залежить не тільки від біжучих значень вхідних сигналів, але і від попереднього стану тригера. Тригери складаються з елементу пам’яті і схеми управління, виконаної за допомогою комбінаційної схеми. По рівню вхідного сигналу тригери поділяють на тригери з прямими входами (запис інформації відбувається рівнем “1”) та з інверсними входами (запис інформації відбувається рівнем “0”) і вхід відмічається знаком інверсії. Тригери бувають однотактні та двотактні. В однотактних запис відбувається по попередньому фронту запису сигналу, а в двотактних - по задньому, тобто в момент закінчення дії сигналу запису. В свою чергу всі тригери діляться на синхронні – запис інформації відбувається в любий момент часу; та асинхронні – тільки при наявності синхронізуючого сигналу. Асинхронні тригери: Основним асинхронним елементом пам’яті служить RS – тригер – логічний пристрій з двома стійкими станами і двома інформаційними входами R і S. При подачі сигналу запису на вхід S, в тригер запишеться “1”. При подачі сигналу на вхід R (вхід скидання) в тригер запишеться “0”. Одночасно подавати записи на входи – заборонено, так як після закінчення їх дії тригер встановлюється в невизначений стан. Синхронні тригери: RS – тригери з синхронізуючими і інформаційними входами. Зміна стану тригера можлива лише при наявності одиничного сигналу на синхронізуючому вході С. При нульовому значенні цього сигналу інформація на управляючих входах R і S не сприймається і тригер зберігає свій попередній стан. Тригери D – типу: Логічний пристрій з двома стійкими станами і одним інформаційним входом D. При наявності тактового сигналу тригер переходить в стан Q=D, а при відсутності тактового сигналу тригер зберігає попередній стан. (Не залежить від попереднього стану). Тригери Т – типу: Логічний пристрій, який має два стійких стани і один вхід Т, і змінює свій стан на протилежний всякий раз, коли на вхід Т приходить управляючий сигнал (залежить від попереднього стану). Порядок виконання роботи: 1. Ознайомилися з теоретичною частиною роботи і лабораторним стендом. 2. Отримали від викладача елементи, необхідні для виконання роботи мікросхеми К155ЛА3 і К155ТМ2, а також з’єднувальні провідники. 3. При роботі в статичному режимі для контролю станів тригера до виходів підключили індикаторні світлодіоди (свічення світлодіода означає стан "1"). Для запуску тригера по входах R i S використовували тумблерні регістри, по входу С - формувач одиночних імпульсів додатної полярності. Для дослідження D-тригерів і JK-тригерів на інформаційні входи подавати сигнали з тумблерних регістрів, а на входи С – з формувача одиночних сигналів додатної полярності. 4. Зібрали схему асинхронного RS-тригера. Дослідили його в статичному режимі і склали таблицю станів. Т а) б) Рис. 1. Схема (а) і умовне графічне позначення (б) асинхронного RS-тригера з інверсними входами. Стани асинхронного RS-тригера Часова діаграма асинхронного RS-тригера 5. Зібрали синхронний RS-тригер ". Дослідили його в статичному режимі і склали таблицю станів. Т Т Рис. 2. Схема (а) і умовне графічне позначення (б) синхронного RS-тригера з прямими входами. Стани синхронного RS-тригера Часова діаграма синхронного RS-тригера 6. Зібрали синхронний D-тригер. Дослідили його в статичному режимі і склали таблицю переходів. Т а) б) Рис.3. Схема (а) і умовне графічне позначення (б) D-тригера. Стани D - тригера Часова діаграма D - тригера 7. Зібрали Т-тригер, для цього перевели D-тригер в режим роботи Т-тригера за рахунок з’єднання інверсного виходу Q з D-входом. Дослідили його в статичному режимі і склали таблицю переходів. а) б) Рис.4. Схема (а) і умовне графічне позначення (б) T-тригера. Стани T - тригера Часова діаграма T - тригера 8. Зібрали двохтактний Т – тригер. Дослідили його в статичному режимі. Склали таблицю переходів. Рис.4. Схема двохтактного T-тригера. Стани двохтактного T - тригера Часова діаграма двохтактного T – тригера Висновок: в ході виконання даної лабораторної роботи ми експериментально дослідили основні структури тригерних пристроїв в логічному базисі І-НЕ з потенційним представленням інформації.

Розрахункова робота Комп’ютерна схемотехніка

2015

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

поділитись