Міністерство освіти і науки України Національний університет “Львівська політехніка” Кафедра САПР
Розрахункова робота з курсу“ Комп’ютери та мікропроцесорні системи” Реалізація ОЗП для МПС Перевірив: Львів – 2006р. Завдання на розрахункову роботу Тема розрахункової роботи: “ Реалізація ОЗП для МПС”. Постановка задачі: Розробити компоненти технічного забезпечення оперативного запам’ятовуючого пристрою (ОЗП) для мікропроцесорного пристрою на базі МП КР580ВМ80. Зокрема необхідно синтезувати ОЗП об’ємом 32К, використовуючи мікросхему з організацією 16К x 1. Для цього вибрати тип пам’яті ( конкретну мікросхему ), навести умовне позначення, описати виводи, електричні параметри, побудувати принципову електричну схему ( включаючи схему дешифрації адрес). Термін здачі роботи: 14.12.06 Відповідно до поставленого завдання, необхідно синтезувати блок ОЗП об’ємом 32К, використовуючи мікросхеми структурою 16384×1. Для реалізації ОЗП згідно умови завдання обрано мікросхему КМ132РУ6а. Принципова схема такої одиниці пам’яті наведена в схемі.  EMBED Visio.Drawing.6 
 Схема 11. Принципова схема ОЗП КМ132РУ6а Таблиця істинності схеми ОЗП КМ132РУ6а Таблиця  SEQ Таблиця_ \* ARABIC 13 Технічні та електричні параметри схеми ОЗП КМ132РУ6а Таблиця  SEQ Таблиця_ \* ARABIC 14 Ця схема сумісна по входах і виходах з ТТЛ-схемами. Якщо на входах вибору мікросхеми eq \x \to (CS)будуть логічні 1, то виходи перейдуть у високоімпедансний стан. Шина даних в даній МПС 8-розрядна. Задача полягає у синтезі блоку пам'яті 32К8 на основі схеми 16К1.  EMBED Equation.3 
, де К – кількість мікросхем, які необхідно об’єднати паралельно; n – потрібна розрядність блоку пам’яті; ni – розрядність однієї мікросхеми. В нашому випадку n = 8, ni = 1. Отже, К = 8.  EMBED Equation.3 
, де L – кількість мікросхем, які необхідно об’єднати послідовно; N – потрібний об’єм пам’яті; Ni – об’єм однієї мікросхеми. В нас N = 32К, Ni = 16К. L = 2. Блок пам’яті ОЗП таким чином складатиметься з (K  L = 16) мікросхем КМ132РУ6а. Два блоки по 8 мікросхем в кожному. Блоки під’єднуються до ША паралельно а мікросхеми в кожному блоці послідовно, що дає змогу наростити одночасно об’єм і розрядність. Принципова схема побудованого блоку наведена у Додатку 1 (слід взяти до уваги, що в Додатку один використано: DD1 – К155ЛЛ1; DD2 – К155ЛН2; DD(310) – КМ132РУ6а. Мінімальна адреса комірки пам’яті 8000h (Блок_1): Максимальна адреса комірки пам’яті 0BFFFh (Блок_1): Мінімальна адреса комірки пам’яті 0C000h (Блок_2): Максимальна адреса комірки пам’яті 0FFFFh (Блок_2):