Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Принцип побудови лабораторного стенду „СХЕМОТЕХНІК-1”
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Лабораторна робота
Предмет:
Інші
Варіант:
1
Частина тексту файла (без зображень, графіків і формул):
Лабораторна робота №1
Принцип побудови лабораторного стенду „СХЕМОТЕХНІК-1”.
Мета роботи: вивчення принципів побудови лабораторного стенду “СХЕМОТЕХНІК-1” та дослідження його роботи.
1. Загальні положення
Стенд “СХЕМОТЕХНІК-1” призначений для дослідження роботи елементів та вузлів електронної мікросхеотехніки та мікропроцесорних систем.
До складу стенду входять такі функціональні компоненти:
Наборне поле для досліджуваних елементів – XD1 - XD8 (6 м/c DIP-16, або 4 м/с DIP-16 і 2 м/с DIP-28 (24,20));
Формувачі 18 незалежних входів (логічний “0”, або логічна “1”) –S1– S18;
2 формувачі парафазних перепадів імпульсів – S19 і S20, з захистом від “тремтіння”:
XP5, XP6 / B22,C22, B23,C23,
XP5, XP6 / B24,C24, B25,C25;
2 парафазні формувачі – одновібратори з різною тривалістю імпульсів:
S21 (ti = 1мкс): (XP5, XP6 / B26,C26, B27,C27),
S22 (ti = 256 мкс): (XP5, XP6 / B28,C28, B29,C29);
Генератор прямокутних імпульсів із двома виходами f1=2МГц і f2=1МГц, кожен з яких має парафазний вихід:
(XP9 / 15, 16,
XP9 / 17, 18);
Формувачі імпульсів з частотою f2/2і, і=1,…10 (512 –1 кГц):
(XP9 / 19 - 28);
Вузли АЦП і ЦАП (розрядність АЦП і ЦАП рівна 8),
АЦП (Вхід: XP7 / 24, GA: XP7 / 23, B/C’: XP7 / 22,
Вихід: XP7 / 25 / 32);
ЦАП (Вхід: XP8 / 25 – 32,
Вихід: XP8 / 24);
Вузол оперативної пам’яті ємністю 1К×8р. (керуючі сигнали: вибір кристалу, запис, дозвіл виходу),
( Вхід: XP8 / 1-10, WE’: XP8 / 21, OE: XP8 / 20, CE’: XP8 / 19,
Вихід: XP8 / 11-18);
Вузол лічильників – 10 двійкових розрядів (керуючі сигнали: інкремент, асинхронний скид),
(Вхід+1: XP9 / 11, Reset: XP9 / 12,
Вихід: XP9 / 1 – 10);
Вузол регістрів – 16-тирозрядний паралельно послідовний регістр (вхід синхронізації, вибір режиму роботи, послідовний вхі д, 16 паралельних входів, 16 паралельних виходів),
(Вхід: XP10 / 1 – 16, E: XP9 / 30, D: XP9 / 32, C: XP9 / 31,
Вихід: XP10 / 17-32);
Вузол бінарної індикації – 16 розрядів – VD3 – VD18;
Вузол цифрової індикації – Н0 – Н3 (входи спільні з бінарною: ВИХІД-0 – ВИХІД-15).
Живлення стенду: 5В, 1А (+5В – жовтий провідник, 0В – синій (чорний) провідник); в стенді передбачений захист від неправильного включення полярності. Для індикації включення живлення призначений світлодіод VD2 (+5В).
Стенд має додатковий роз’єм зовнішньої комутації типу ГРПМ1-31Г.
Виходи керуючих сигналів та входи вузлів індикації, а також живлення продубльовані на двох роз’ємах (XP5 і XP6). Виходи керуючих сигналів і живлення підключені до об’єднаних рядів В і С роз’ємів ХР5 і ХР6 (Ві і Сі), а входи індикації – до попарно об’єднаних суміжних контактів ряду А цих роз’ємів (А1 і А2 –вихід-0, А2 і А3 – вихід-1, …,А31 і А32 – вихід-15).
У всіх решти комунікаційних роз’ємів (крім ХР5 і ХР6) об’єднані контакти рядів з одинаковими номерами ( Аі, Ві, Сі, і = 1…32).
Побудова та робота всіх функціональних вузлів – тривіальна (див. Схеми електричні принципові). Для функціонування вузла АЦП/ЦАП необхідно встановити перемичку ХР7/18 – ХР7/19 (для запуску формувача “мінус15В”).
2. Порядок виконання роботи
2.1 Вивчити конструкцію лабораторного стенду “Схемотехнік 1”.
2.2 З’єднати формувачі входів S1-S8 з індикаторами VD3-VD11.
2.3 Вивести на індикатори два останні номери залікової книжки.
2.4 Дослідити з допомогою осцилографа роботу формувача парафазних перепадів імпульсів, одновібраторів та генератора прямокутних імпульсів.
3. Зміст звіту
3.1 Опис стенду “Схемотехнік 1”
3.2 Схеми комутації формувачів входів з індикаторами.
3.3 Необхідні пояснення до схеми.
3.4 Висновки.
4. Контрольні запитання
4.1 З яких вузлів і блоків складається лабораторний стенд “Схемотехнік 1”.
4.2 Які типи мікросхем дозволяє досліджувати стенд ?
4.3 Яке живлення застосовується в стенді!” ?
Лабораторна робота №2
Логічні елементи.
Мета роботи: Вивчення основних характеристик логічних інтегральних мікросхем і дослідження функції двох змінних алгебри логіки Буля на базі мікросхеми К155ЛАЗ.
Загальні положення
Функція , що залежить від n змінних х1х2,...,хn, називається булевою, або перемикаючою, якщо функція f і любий з її аргументів хi, і є EMBED Equation.3 приймають значення тільки з множини {0;1}. Аргументи булевої функції також називаються булевими.
Логічні схеми виконують операції над змінними, котрим ставлять у відповідність елекгричні сигнали, що можуть, як і змінні, приймати лише два значення. Такими сигналами можуть бути присутність напруги не менше заданої величини або відсутність її (останньому поняттю відповідає припущення, що напруга не перевищує деякої заданої достатньо малої величини). Ці сигнали, що визначаються рівнем напруги називаються потенціальними, а схеми, що їх використовують - потенціальними логічними схемами. Логічним змінним можуть відповідати також наявність або відсутність тактового імпульсу у визначені моменти часу. Такі сигнали і логічні схеми, що їх використовують, називають імпульсними. Якщо прийнято, що високий рівень сигналу відповідає логічній одиниці “1”, а низький логічному нулеві “0”, то така логіка називається додатньою, в протилежному випадку говорять про від’ємну логіку.
Основні (базові) логічні елементи показані на рис.1.
EMBED Visio.Drawing.6
логічний елемент "І" (AND);
логічний елемент "АБО" (ОR);
логічний елемент "Виключаюче АБО" (ХОR);
логічний елемент "НІ" (Інвертор) (INV);
логічний елемент "АБО-НІ" (NOR).
Рис 1. Умовні позначення логічних елементів.
В даній лабораторній роботі при дослідженні базових елементів булевої логіки використовують логічні елементи потенціального типу на біполярних транзисторах (мікросхема К155ЛАЗ).
Існує декілька простих логічних функцій, які можна реалізувати відповідно з допомогою декількох логічних схем:
а) логічне заперечення (інверсія, операція "НІ") полягає в отриманні змінної, що протилежна до даної, У = ā
б) логічне додавання (диз'юнкція, операція "АБО") полягає в тому, що функція приймає значення рівне 1, якщо хоча б один з аргументів рівний 1, У = a v b
в) логічне множення (кон'юнкція, операція "І") полягає в тому, що функція приймає значення рівне 1, якщо всі аргументі одночасно рівні 1, У= a ^ b
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
г) заперечення кон’юнкції (штрих Шеффера, операція "І-НІ"), яка містіть в собі логічне множення і заперечення, У= ā
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
д) заперечення диз'юнкції (стрілка Пірса, операція "АБО-НІ”), яка містить в собі логічне додавання і заперечення, У = ā
Логічні схеми, що реалізують останні дві функції, мають дві частини: перша являє собою схему, котра реалізує функцію множення і додавання, друга являє собою інвентор, побудований в простішому випадку на одному транзисторі. В зв'язку з тим, що з допомогою штриха Шеффера або стрілки Пірса можна вирішити будь-яку логічну задачу (обидві ці функції володіють необхідною і достатньою функціональною повнотою) за допомогою логічної схеми одного лише типу "І-НІ" чи "АБО-НІ можна повністю побудувати будь-який цифровий пристрій. Тому в інтегральному виконанні найбільше розповсюдження знаходять ці два види логічних схем. Зустрічаються логічні елементи на біполярних транзисторах, що являють собою об'єднання двох попередніх схем; їх входи розділені на частини -всередені кожної частини виконується операція "І", а між частинами операція "АБО" з подальшою операцією "НІ" (логічні елементи "I-АБО-НІ). Такі схеми дозволяють економити число інвенторів, що важливо з точки зору зменшення споживаної потужності, зменшення завад, що генеруються схемою при перемиканнях, збільшення швидкодії.
В Інтегральній техніці знайшли застосування декілька типів основних логічних схем, які відрізняються елементами, що реалізують логічну операцію "1" чи "АБО", а також методом зв'язку між схемами в послідовних колах. Найбільшого поширення при виготовленні елементів малої і середньої степені інтеграції набула транзисторно-транзисторна логіка (ТТЛ). Елементи ТТЛ характерні тим. що з для зменшення впливу ємнісного навантаження (тобто з для підвищення швидкодії) вхідне коло таких елементів виконується на основі багатоемітерного транзистора по схемі з спільною базою, який має низький вхідний опір. В таких схемах необхідно, щоб коло, яке є генератором для багатоемітерного транзистора, при відключенні останнього було низькоомним і забезпечувало б швидке розсмоктування неосновних носіїв, накопичених в базі багатоемітерного транзистора. Для цього вихідний каскад попереднього однотипного елементу повинен бути достатньо потужним і низькоомним. Схема типового базового елемента ТТЛ представлена на рис 2. Даний елемент реалізує функцію "І-НІ в додатній логіці і функцію "АБО-НІ у від'ємній логіці, причому на транзисторах VТ2–VТ4 реалізовано складний інвентор, який здійснює операцію "НІ". Таке схемне рішення дозволило забеспечити високу навантажувальну здатність, достатню швидкодію і завадостійкість схеми, оскільки струм в закритому стані схеми створюється малим вихідним опором емітерного повторювача, зібраного на транзисторі VТЗ. а у відкритому стані струм, що поступає в схему, забезпечується малим вихідним опором відкритого транзистора VТ4.
Якщо на всі входи багатоемітерного транзистора VТ1 подані напруги, що відповідають рівню логічної одиниці, то струм через резистор НІ тече в базу транзистора VТ2, а потім підсилений струм з емітера VТ2 поступає в базу вихідного інвертуючого транзистора VТ4, відкриваючи його; при цьому транзистор VТЗ буде закритий і напруга на виході буде відповідати рівню логічного нуля. Якщо хоча б на одному вході багатоемітерного транзистора появиться вхідна напруга, що відповідає рівню логічного нуля, то відкриється відповідний перехід база-емітер, багатоемітерний транзистор перейде в стан насичення і потенціал його колектора стане близьким до нуля. Тобто. VТ2 закриється, VТЗ відкриється, а на виході схеми встановиться напруга, яка відповідає рівню логічної одиниці.
EMBED PBrush
EMBED PBrush
Рис. 2. Базова схема елемента "І–НІ" ТТЛ схеми з резистором в колекторі вихідного транзистора (а) і її умовне позначення (б).
Для збільшення логічних можливостей ТТЛ-схем до виводів від точок 1 і 2 інвертора під'єднується логічний розширювач (рис.2,а); при цьому реалізується логічна функція
"І-АБО-НI”:
EMBED PBrush a) б)
Рис.2. Логічний розширювач (а) і умовне графічне позначення логічної схеми “І – АБО – НІ” (б).
Поняття додатньої і від'ємної логіки. В додатній логіці лог. " 1" відповідає високий рівень цифрового сигналу, лог. "О" - низький рівень. Тому один і той самий елемент наприклад мікросхеми К155ЛАЗ відповідає двом логічним функціям, в нашоми прикладі це функція "І-НГ для додатньої логіки і - "АБО-НI для від'ємної логіки.
Основні електричні параметри базових логічних елементів (ЛЕ) визначають характеристики практично всіх мікросхем, що входять до конкретної серії, і визначають можливість сумісної роботи мікросхем різних серій в складі апаратури. До таких параметрів відносяться:
швидкодія;
споживна потужність (РСП);
завадостійкість (Uзв);
коефіцієнт розгалуження по виходу (навантажувальна здатність) (КРОЗ);
коефіцієнт об'єднання по входу (КоБ).
Швидкодія визначається динамічними параметрами цифрових мікросхем, до яких відносяться:
t 0,1 – час переходу їз стану низького рівня в стан високого рівня;
t 1,0ЗТР – час затримки розповсюдження при включенні;
t 1,0ЗТ – час затримки включення;
t 0,1 ЗТ – час затримки виключення;
t 0,1ЗТР – час затримки розповсюдження сигналу при виключенні;
tЗТРСР – середній час затримки розповсюдження сигналу;
і – тривалість імпулса;
fр-робоча частота.
Середній час затримки розповсюдження t ЗТРСР = 0,5 (t1,0ЗТР + t0,1ЗТР ) є усередненим параметром швидкодії, що використовується при розрахунку часових характеристик послідовно включених цифрових мікросхем. В довідникових даних найбільш часто приводяться наступні динамічні параметри цифрових мікросхем: t1,0зт, t0,1зт, t1,0зтр, t0,1зтр.
На рис.З. показані рівні відліків, відносно яких визначаються вказані динамічні параметри.
EMBED Visio.Drawing.6
Рис.З. Рівні відліків цифрового сигналу, відносно шасе визначаються динамічні параметри цифрових мікросхем.
Потенціальні логічні елементи при роботі в складі цифрового пристрою можуть знаходитись в статичному режимі (в стані "0" або "1") чи в динамічному режимі (перехідний процес). В залежності від виду технології, по якій виконано ЛЕ, потужність, споживана від джерела живлення, різна для кожного стану. Одні елементи споживають більшу потужність в статичному режимі, яка лише незначно збільшиться в момент перемикання, другі навпаки, характеризуються значним зростанням споживаного струму під час перемикання.
Середня споживана потужність логічних елементів в статичному режимі :
Рспср=0,5 (Р0 сп+Р1 сп),
де Р°сп – потужність споживана мікросхемою при вихідному стані
Р1 сп – потужність споживана мікросхемою при вихідному- стані "1".
ЛЕ із зростаючим споживанням в динамічному режимі крім статичної середньої потужності характеризуються потужністю, споживаною на максимальній частоті перемикання. Прикладом таких мікросхем є мікросхеми КМОП, які споживають мікроамперні струми живлення, коли нема перемикаючих сигналів.
Допустима границя статичної завадостійкості ЛЕ обмежує рівень вхідної напруги, яка ще не викликає випадкового спрацювання.
В статичному режимі розрізняють статичну завадостійкість по низькому U0ЗВ і високому U1ЗВ рівнях. Значення U0ЗВ і U1ЗВ визначать з допомогою перехідних характеристик. Параметр U1ЗВ визначається, як різниця мінімальної напруги високого рівня U1ВХmin і напруги в точці перегину верхньої кривої. Параметр U0ЗВ визначається як різниця напруг в точці перегину нижньої кривої і максимальної напруги низького рівня U0ВXmax.
Для більш повної оцінки завадостійкості схеми одночасно з статичною необхідно враховувати динамічну завадостійкість. Завадостійкість в динамічному режимі залежить від тривалості, амплітуди і форми сигналу завади, а також від запасу статичної завадостійкості і швидкості перемикання ЛЕ.
Коефіцієнт розгалуження по виходу КРоз (навантажувальна здатність) визначає число входів аналогічних елементів, які можуть бути без порушення працездатності під'єднані до виходу попереднього ЛЕ. При збільшенні навантажувальної здатності розширяються можливості застосування цифрових мікросхем і зменшується число корпусів мікросхем в пристрої. Але при цьому погіршуються деякі параметри цифрових інтегральних схем: знижується швидкодія і завадостійкість та зростає споживана потужність.
Коефіцієнт об'єднання по входу Коб визначає максимальне число входів цифрових мікросхем. Розрізняють коефіцієнти об'єднання по входу І КобІ та по входу АБО КобАБО. Для збільшення числа входів в окремих ЛЕ, які входять в серію, передбачають спеціальні входи для організації схеми розширення (точніше, нарощування числа входів), При цьому в серію цифрових мікросхем вводиться схема розширювача.
EMBED Visio.Drawing.6
Рис. 4 функціональна схема мікросхеми К155ЛАЗ.
Технічні характеристики мікросхеми К155ЛАЗ.
Uж = +5V ± 5% kроз = kОб = 10
I0Вих = 16mA U0Вих = 0,4 V
I1Вих = -0,8mA U1Вих = 2,4 V
I0Вх = -1,6mA U0Вх = 2 Vmin
I1Вх = 40µA U1Вх = 0,8 Vmax
I1,0Зат = 15ns t0,1Зат = 22 ns
Порядок виконання роботи.
Роботу виконують на лабораторному стенді, використовуючи документацію на стенд. Час виконання роботи - 4 год.
1. Ознайомитися з теоретичною частиною лабораторної роботи і лабораторним стендом.
2. Отримати від керівника елементи, необхідні для виконання роботи.
3. Нарисувати схеми комутації мікросхеми К155ЛАЗ в стенді для виконання дослідів лабораторної роботи.
4. Дослідити елемент "2І-НІ на базі мікросхеми К155ЛАЗ.
5. Дослідити елемент "НІ на базі мікросхеми К155ЛАЗ.
6. Зібрати і дослідити, використовуючи елементи "2І-НІ" і "НІ", логічний елемент иЗІ-НІ, записати функцію логічного перетворення цих функцій.
7. Зібрати та дослідити схему ''ВИКЛЮЧАЮЧЕ АБО" на елементах "І-НІ мікросхеми К155ЛАЗ, записати функцію логічного перетворення функції.
3. Зміст звіту.
1. Мета роботи.
2. Короткі відомості з теорії.
3. Короткий опис і умовне позначення мікросхеми К155ЛАЗ.
4. Умовні графічні позначення, робочі схеми дослідів, таблиці по кожному з виконаних
дослідів, логічні перетворення функцій.
5. Висновки по роботі.
4. Контрольны запитання.
Які сигнали називаються потенцыальними, а якы ымпульсними?
Які основні параметри інтегральних схем серії TTL?
Як визначити середній час затримки розповсюдження ЛЕ?
Як визначити завадостійкість ЛЕ?
Що таке коефіцієнт об’єднання по входу і коефіцієнт розгалуження по виходу і як вони впливають на можливості застосування цифрових мікросхем?
Як працює базовий TTL – елемент?
Які основні особливості елеентів TTL і як вони впливають на навантажувальну здатність TTL – схем?
Яка функція називається Булевою?
Які основні функції двох змінних в алгебрі Буля?
Що таке базис функції?
Навести приклад поняття додатньої і від’ємної логіки.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора