Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Відповіді до екзаменаційних білетів
Предмет:
Комп’ютерна схемотехніка
Частина тексту файла (без зображень, графіків і формул):
«Комп’ютерна схемотехніка»
Рівень 1
1. Класифікація інтегральних мікросхем (ІМС).
1.Найбільш багато чисельною та найпоширенішою є напівпровідникові Іс різної складності.Складність оцінюється-
степінь інтеграції к=lgN де N простих радіо-елементів таких як транзистор,діод,резистор,конденсатор на кристалі інтегральної мікросхеми.К округлюють до найбільшого цілого.
К=1,2-малі ІС
К=2,3-середні ІС
К=3,4-великі ІС
К>4 –надвеликі ІС
Крім найбільш поширених ІМС з транзисторами використовують також плівкові ІС
2.Клас плівкових Іс-це елементи в основному резистори які формують за допомогою провідникових плівок ідіелектириків.
а)тонко плівкові(до 1мкм)
б)товсто плівкові(більше 5мкм)
Найчастіше резестивні збірки.
3.Гібридні ІС-такі Іс в яких використовується один або кілька кристалів напівпровідникових ІМС,а також окремі радіоелементи.
4.ІМС надвисокої частоти як окрема група.
Аналогові та цифрові ІС
АІС-для обродки іперетворення сигналів які змінюються по закрну неперервної функції-лінійні ІС-підсилювачі.
Ціс-для роботи з 2-вими кодами.Прицьому реалізуються функції які описані в алгебрі логіки.
2. Основні параметри інтегральних мікросхем.
Потужність споживання Рс.В якості цього параметра використовують середню потужність споживання схеми,отриману усередненням миттєвої потужності за достатньо великий проміжок часу.Для більшості імс на біполярних транзисторах час переключення складає невелику частину загальньгоьчасу роботи імс.Тому середню потужність споживання можна визначити,враховуючи тільки статичний стан,не дивлячись на те ,що потужність при переключенні перебільшує їх.
Рспож.сер=0,5(Рспож1+Рспож0)
Де Рспож1,Рспож0 –потужності споживання відповідно в 1 та 0.
Рівні вихідних напруг Uвих1, Uвих0.
Ці параметри для елементів у яких сигнал 1 більш позитивний ніж сигнал 0,показують наступне:елемент рахується придатним для використання,якщо при допустимій нагрузці і в умовах згідно норм експлуатації вихідний сигнал 1 не менше Uвих1 і сигнал 0 не більше Uвих0.Для сучасних імс ці рівні складають від часток до одиниць вольт.
Час затримки розповсюдження сигнала tз.р1-0, tз.р0-1.
Цей параметр визначає швидкодію схем і звичайно задається у вигляді затримки розповсюдження сигналів,яка являє собою інтервал часу між зміною вхідного і вихідного сигналів.
Вхідні струми Iвх1, Iвх0.
Ці параметри визначають навантаження зі сторони заданої схеми на джерело сигналів.Одні схеми споживають струм по входу інші- навпаки.Схеми ТТЛ при 0 на вході струми виходять а при 1 на вході споживають струм.
Статична завадостійкість Uз.ст.
Це найбільше значення допустимої напруги статичної заквади по високому і по низькому рівнях вхідної напруги,при якому зміна вихідної напруги мікросхеми ще не відбувається.
Коефіцієнти обєднання по входу і розгалуження по виходу Коб і Кроз.
Коефіцієнт обєднання по входу визначається кількістю рівнозначних входів які має імс.Коефіціент розгалуження по виходу визначається кількість входів однотипних схем які можна підключити до даного виходу.
Надійність ІМС.
Характеризується частотою відмов обо оцінкою інтенсивності відмов.
λ=n/(NT)
n-число елементів які вийшли з ладу під час випробувань.
N-загальна кількість елементів які брали участь у випробуванні.
T-загальний час випробувань.
Ймовірність безвідмовної роботи за час t.
Р(t)=exp(-λt)
Вартість ІМС.
Визначається залежно від складності ,інтегрованості і т.д.
3. Основні статичні та динамічні характеристики ІМС.
a). Статичні характеристики ЛІС
1. Передавальна характеристика (для інверсних елементів)
Uп – напруга перемикача
Uз+ - додатн.завадост.
Uз- - від’ємн.завадостійк.
ΔUн – зона невизначеності
ΔUн = Un0 – Un'
-------- - характеристика трігерів Шмідта
2.Вхідна характеристика – показник залежності Івх. Від Uвх.
Використовуючи вхідні характеристики – знаходиться навантажувальна здатність вихідного каскаду.
3.Вихідна характеристика – залежність вихідної напруги Uвих. Від Інавантаження
Існують деякі мікросхеми, що забезпечують втриччі більші значення Івих при цих самих значеннях U.
Інші параметри:
реалізація логічних функцій
навантажувальна спроможність
коефіцієнт об’єднання по входу
коефіцієнт розгалуження по виходу
споживана потужність (струм)
стійкість інтегральних схем до механічних і температурних впливів
напруга живлення
надійність:
- інтенсивність відмов, λ
- напрацювання на одну відмову, Т
- ймовірність безвідмовної роботи Р(t) на протязі часу t
Статичні параметри
λ= n /NT, де n – число відмов
t – час дослідження
N – кількість елементів, що досліджуються
Вважаємо, що для сучасних ІС λ = 5*10-8.. 10-9 один/год
Т = 1/ λ P(t) = e-λt
Ємність елемента,
Макс/мін напруга живлення,
додатня/від’ємна завадостійкості (Вольти)
b). Динамічні характеристики ЛІС
Це характеристики, що характеризують швидкодію логічних елементів:
tф-час фронту – переключення від 0 до 1
tзр- час зрізу – переключення від 1 до 0
tз.ср.-час затримки середній = EMBED Equation.3
4. Вплив дестабілізуючих факторів на характеристики ІМС.
Дестабілізуючими факторами вважаються відхилення напруги живлення від нормального значення; відхилення від нормальних теператур;зміна навантаження на вихідному каскаді.
ΔЕж ΔТ ΔІн
Ці фактори впливають на:
завадостікість ( Uз+, Uз- )
споживана потужність Рс
швидкодія, що визначає максимальну частоту переключення або час середньої затримки(fп мах, τзат)
навант.здатності (Ін)
Відхилення напруги живлення :Еж (дозволяється змінювати її у межах ±10%)
При збільшенні Еж => зававдостійкість збільшилась
=> Рс збіл.по квадр.законі
=> fn –збільш.
=> In – збільш.
На завадостійкість ΔT практично не впливає. При зміні температури оппори мікросхеми, але в той же час збільшується коофіцієнт транзистора → ΔT практично не впливає на Pc
При збільшенні ΔT => fn - трохи збільшується
=> In залишається без змін
При збільшенні ΔIn => Uз+, Uз- зменшується
=> Рс – збільшується
=> fn зменшується за рахунок того, що наваження збільшується і в результаті перерозподіляється при перек.у вихідному каскаді став гірш.
=>In зменшуєься
5. Вплив ємності навантаження на швидкодію ІМС.
Сп – паразитна ємність. 1. На діодному переході вхід логічного елементу має паразитну ємність 2...4пФ. Якщо елементів багато, то ємності сумуються.
2. Смонтажан – ємність між доріжками. Напр. якщо t=τ. Uвих=0,63Uвх
3В≈1,9В
Початок переключення резистора за час τ:
Нехай Сн=30пФ
Rекв=1Ком -> τ=30нс, якщо транзистор відкритий, то розряд проходить швидше. Чим більша ємність навантаження, тим повільніше працює елемент.
6. Нарисувати та пояснити роботу трьохрозрядного реверсивного регістра зсуву на D- тригерах.
7. За допомогою мультиплексора на 4 входи з інверсним виходом реалізувати функцію
F=V(0,3,5,7) змінних Е2 Е1 Е0.
8. Нарисувати схему лічильника Джонсона з модулем лічби М=6 з дешифратором.
9. За допомогою мультиплексора на 4 входи з інверсним виходом реалізувати функцію
F=V(0,4,5,7) змінних С2 С1 С0.
10. З мультиплексорів на 2 інформаційні входи створити мультиплексор на 6 входів.
Адреса А2 А1 А0.
Рівень 2
1. Особливості логічних ІМС ТТЛШ.
2. Особливості ІМС КМОН.
В процесі функціонування nМОН логічних схем, можливе протікання через логічні елементи наскрізних струмів від джерела живлення до загального проводу. З метою зменшення потужності, що споживається, бажано ліквідувати наскрізні стуми. Для цього потрібно, щоб навантажувальний транзистор Т1 відкривався та закривався у протифазі з функціональним транзистором Т2. Одним із способів реалізації цього є реалізація на кристалі як нормально-закритих, так і нормально-відкритих МОН-транзисторів. При цьому технологія виготовлення логічних елементів потребує використання додаткових технологічних операцій для імплантації іонів.
Інший метод усунення наскрізних струмів полягає у використанні компліментарних (взаємодоповнюючих) МОН-транзисторів двох типів провідності. МОН-транзистор n-типу відкривається, якщо до його заслону прикладений високий потенціал, а для того щоб відкрився МОН-транзистор p-типу, до його заслону потрібно прикласти низький потенціал. Технологія виготовлення цифрових інтегральних мікросхем, при якій використовуються МОН-транзистори обох типів провідності, називається КМОН.
Тут відсутні наскрізні струми, майже не споживає потужності в статичному режимі, вх. струми споживаються тільки для перезарядки вх. ємності заслонок.
Степені інтеграції мікросхем.
К=LgN – степінь інтеграції, де N-кількість елементарних елементів на кристалі.
Малі: N = 10 -> K = 1
N = 100 -> K = 1
Середні: N = 103 -> K = 1
N = 104 -> K = 1
Великі: N = 105 -> K = 1
N = 106 -> K = 1
КМОН складається з 2 транзисторів протилежних за провідністю.
Коли на 3 є „1” між С і В створюється канал, по якому може протікати струм, який в свою чергу закриває р-п-р транзистор.
Якщо з „0” – транзистор п-р-п закривається, то р-п-р – відкривається.
Паралельні діоди згорять якщо поміняти полярність напруги живлення.
Основні особливості схем КМОН:
Високий вхідний опір (1010Ом і більше)
Високий коефіцієнт розгалуження
Низький вихідний опір в порівнянні з вхідним
Рівні логічних 0 та 1 ТТЛ та КМОН
ІМС КМОН працюють в широкому діапазоні напруг живлення (3-15В)
Висока завадостійкість. В залежності від вхідної напруги змінюється завадостійкість.
Практично незалежність основних параметрів ІС від дестабілізуючих факторів (для температури та навантаження).
Діапазон робочих температур: -60+125С
Напруга живлення впливає на завадостійкість і швидкодію (при збільшенні Еж збільшується швидкодія елемента КМОН)
Передавальна Вхідна характеристика
вихідна характеристика
Чим більший струм на вході – тим більший спад напруги.
3. Вплив дестабілізуючих факторів на ІМС КМОН.
4. Класифікація тригерів.
Трігер – це послідовнісні схеми з пам’яттю. Вих.сигнал у загальних випадках залежить не лише від сигналів, що подаються на вх., але від сигналів, що діяли на них перед тим. Тобто якщо стан вих.у комб.схем.в б.-л. час визначає стан на вході: x=f(x), то стан у послідовній системі (ЦА) визн.складн.ф-лою : Y=f(x,Q). Тобто ЦА є не лише перетв.сигн., але і пристр., що зберігає попередню та біжучу інформацію. Ця властивість забезпечується появою у цих схемах зворотнього зв’язку. Осн.посл.схем вваж.трігер-елем., що має 2 стійких стани (Q=1 або Q=0), тому такі схеми назив.ще бістабільними. В якому з цих двох станів опиняється трігер залежить від сигналу на входах тригера і його попередн.стану.
Тип тригерів визначає алгоритм його роботи. В залежності від алгоритму роботи він може мати 3 типи входів:
встановлюючий
інформаційний
керуючий
Тригери можна поділити по способу прийому інфи на такі типи:
Тактування може здійснюватися потенціалом (керовані рівнем) або перепадом потенціалу (керовані фронтом), вони ще називаються динамічно керовані. В І випадку сигнали на керуючих входах впливають на стан тригера тільки при відповідному потенціалі на тактовому вході. В ІІ випадку: вплив керуючого сигналу проявляється тільки в момент переходу 0->1 або навпаки (динамічні входи) на тактовому вході.
Є універсальні тригери, що можуть працювати як в синхронному так і асинхронному режимах.
По логіці роботи тригери поділяються на: RS, RSC, D, JK
RS тригер має 2 встановлюючі входи і є асинхронним.
D (лічильний тригер). Має 1 вхід. Його стан повторяє вх сигнал але з затримкою, яка визначається тактовим сигналом.
JK – має входи встановлення і скиду, але на відміну від RS-тригера допускає ситуацію коли на обидва ці входи подається логічна «1»
D, JK – можуть бути простими і універсальними
5. Класифікація лічильників.
Лічильником називають послідовнісний цифровий пристрій, призначений для підрахунку та запам’ятовування числа імпульсів, поданих на його лічильний вхід.
Лічильники поділяються на синхронні та асинхронні.
До синхронних (паралельних) лічильників відносяться лічильники, в яких переключення розрядів відбувається одночасно, незалежно від віддаленості розряду від лічильного входу. Це досягається подаванням на всі тригери синхронізуючих імпульсів, які додатнім або від’ємним перепадом викликають переключення тригерів у відповідності із логікою роботи лічильника. Завдяки такій синхронізації досягається мінімальний час встановлення лічильника, який не перевищує час встановлення одного тригера, чим
забезпечується максимальна частота зміни станів лічильника. Хибних станів тут немає.
В асинхронних лічильниках відсутня загальна для всіх розрядів синхронізація і перехід в нові стани відбувається послідовно розряд за розрядом, починаючи з вхідного, на який надходять лічильні імпульси. Таким чином асинхронний (послідовний) лічильник можна виконати у вигляді послідовності тригерів, включених в лічильному режимі, для кожного з яких лічильний імпульс формується тригером сусіднього молодшого розряду. Основна перевага асинхронних лічильників - це мінімальні витрати мікросхем і мінімум електричних зв’язків, що спрощує трасування ліній зв’язку та підвищує завадостійкість, основні недоліки – це низька швидкодія та наявність хибних станів на виході за рахунок неодночасного переключення тригерів лічильника.
6. Принципи побудови ПЛІС з програмованою матричною логікою (CPLD) на прикладі
ІС 1556ХП8.
CPLD – Complex Programmable Logic Device, EPLD – Elecrtically Programmable Logic Device.
Архітектурно CPLD складаються з центральної комутаційної матриці, множини функціональних блоків (макрокомірки), блоків І/О на переферії кристалу.
ПМС – програмована матриця з’єднань.
Функціональні блоки CPLD містять програмовану матрицю елементів І яка заводиться на матрицю АБО подібно ПЛМ.
На відміну від FPGA в CPLD використовується неперервна або одновимірно неперервна система зв’язків, причому всі ідентичні, що дає хорошу передбачуваність затримок в зв’язках. В самих лініях зв’язку число програмованих ключів мале, але багато з ключів не будуть задіяні, так що система комутації з єдиною матрицею в цілому потребує великого числа ключів. Типова ПМС дозволяє з’єднувати виходи любого ФБ з входами іньших, що забезпечує повну комутованість блоків. В середині ФБ може існувати локальна система комутації.
Кристали випускають: Altera, Atmel, Vantis, Xilinx, Philips, Cypress Semicond.
7. Принципи побудови та особливості FPGA.
Програмовані користувачем вентильні матриці топологічно похожі на канальні базові матричні кристали. В їх внутрішній області розташовано багато регулярно розташованих ідентичних конфігурованих логічних блоків (КЛБ), між якими проходять трасовочні канали, а на переферії кристалу розташовані блоки вводу/виводу. Найвідоміші виробники: Xilinx (Spartan), Actel (ACT1, 1200XL, ACT3). В якості КЛБ використовуються:
Транзисторні пари, прості логічні вентилі І-НІ, АБО-НІ (SLC - Simple Logic Cells)
Логічні модулі на основі мультиплексорів
Логічні модулі на основі програмованих ПЗП (LUTs - Look-Up Tables)
Характеристичні параметри:
зернистість
функціональність
Дрібнозернисті КЛБ володіють високою гнучкістю в використанні, можливістю відтворення функцій різними способами, що забезпечує гнучкість в відношенні «площа кристалу - швидкодія», і забезпечує складність в системі міжз’єднань. Підключаючи до входів КЛБ змінні і константи можна дістати всі функції 2,3-ох змінних, деякі функції 4-8 змінних. В загальному получається 702 різних варіанта змінних.
В FPGA з тригерною пам’яттю застосовують крупнозернисті блоки. В таких блоках реалізуються складніші функції, що призводить до спрощення програмування міжз’єднань, але це призводить до втрат площі кристалу і зменьшенню швидкодії.
Табличні перетворювачі являють собою ППЗП, в яких аргументи логічної функції служать адресою. Відтворюється любі функції числа аргументів n при організації пам’яті 2n*1. Число відтворюваних функцій EMBED Equation.3
Лінії зв’язку в FPGA як правило сегментовані, сегменти різної довжини і з’єднані між собою програмованим елементом зв’язку (ключами), які представлені у вигляді RC-ланок. Використовується ієрархічна система зв’язку з кількома типами міжз’єднань для передачі на різні віддалі.
Використовуються:
при логічному моделюванні, щоб не робити прототипів
побудова реконфігурованих систем
побудова динамічно реконфігурованих систем.
EMBED Visio.Drawing.11
8. Суматор з паралельним переносом.
Т2=2tс+tп
Збільшення кількості розрядів зменшує швидкодію.
9. Суматор з комутованою сумою.
EMBED Visio.Drawing.11
EMBED Equation.3
Т5= tс+ tм
10. Паралельне з’єднання багаторозрядних компараторів (на прикладі ІС 555СП1).
Компаратор - це пристрій, який призначений для порівняння дв. чисел.
EMBED Visio.Drawing.11
EMBED Visio.Drawing.11
К555СП1
Паралельне з’єднання компараторів
Рівень 3
1. Подільники частоти на базі лічильників.
2. Ієрархічна класифікація запам'ятовуючих пристроїв.
Технологічна класифікація
EMBED Visio.Drawing.6
ЛІПЗ – лавинна інжекція плаваючий затвор
nМОН – нітріт-метал-окисл-напівпровідник
Класифікація за організацією пам’яті
EMBED Visio.Drawing.6
FPM – Fast Page Mode (з сторінковою організацією)
EDO – Extended Data Out (з розширеним виводом даних)
BEDO – Burst Extended Data Out (пакетно розширених доступ)
SD – Synchronous DRAM
DRD – Direct Rambus DRAM (Байт послідовна пам’ять з високим темпом передачі даних в якої час запізнення відсутній)
CD – Cache DRAM (кешована на одному кристалі з DRAM розміщена статична КЕШ пам’ять)
DDR - Double Data Rate DRAM (пам’ять з подвійною передачею біт даних за такт)
DDR II - Double Data Rate DRAM II (пам’ять з передачею 4-ох біт даних за такт)
GDDR3 – Graphic Double Data Rate DRAM (Використовується в відеокартах)
3. Основні параметри запам’ятовуючих пристроїв.
a). Статичні:
Ємність – визначає максимальну кількість біт інформації, що може зберігатися
Ширина вибірки (розрядність) – кількість інформації, що записується/читається за одне звернення.
час звертання – визначається з моменту подання в пристрій сигналів запису/читання до моменту, коли закінчуються всі дії, які пов’язані з виконанням операцій і пристрій буде готовий виконувати наступну операцію. Час звертання - тривалість циклу звертання до ЗП.
Швидкість обміну інформацією між ЗП та іншими пристроями визначається числом біт, яке передається за одиницю часу.
Діапазон допустимих температур: Існує 3 діапазони:
Та 0..75С – для оперативної пам’яті
Тв -60..725С – для зберігання інформації
Тс -65..160С – з відключення напруги живлення
Споживання енергії:
режим пасивного зберігання інформації (резервний режим)
активний режим, коли операції запису/читання відбуваються з номінальною швидкістю
Кристали динамічної пам’яті в резервному редимі споживають в 10 разів менше енергії ніж в активному.
Масогабаритні та механічні характеристики
b). Динамічні характеристики
tc0 – час інтервальної затримки сигналів даних, які читаються від моменту подання сигналу CS
tA0 – затримка сигналу читання даних від моменту встановлення адреси
tRC – затримка вихідного сигналу після зняття CS.
4. Елементи пам’яті на біполярних транзисторах.
Елемент на біполярних транзисторах
Ічит – струм читання
Аі – адрес і-го елемента
Uа – напруга, що подається на адресну шину.
На розрядну шину Рі подають опорну напругу, яка є загальною для всіх ЗЕ. Співвідношення між Uоп і Uр при наявності Ua визначає режим роботи запам’ятовуючого елементу: режим зберігання, запису та читання.
Режим зберігання Ua < (Uоп = Uр)
Схема знаходиться з однаковою стійкістю станів: VT2 відкритий і струм протікає по емітеру 1 відритого транзистора, а по емітеру 2 обох транзисторів струм не протікає.
Режим читання
VT2 відкритий і струм протікає в його емітер. Щоб транслювалась інформація в розрядну шину Рі необхідно перемкнути струм емітеру, тобто закрити схему по емітеру VT1 і відкрити VT2, залишивши поперелній стна транзистора.
Напругу на адресній шині треба зробити рівною: Ua > (Uоп = Uр), тоді струм через емітер 2 перейде в Рі. Наявність струму в шині відповідає читанню „1”, а відсутність „0”.
Умови режиму запису залежать від стану. В якій по Рі необхідно подати Uр>Uоп, зберігаючи Uа>Uр. При цьому тригер переходить в швидкий стан (VT2 закрито, а VT1 відкритий). Для запису в ЗЕ „1” на виході Рі необхідно подати Uр<Uоп і забезпечити Uа>Uоп.
Усі елементи мають високу швидкодію (tсер = 10..70нс), та досить мале споживання потужності.
5. Елементи пам’яті EPROM і EEPROM.
РПЗП – це такі, в яких МПС виконується лише операція читання, але дозволяється стирання інформації, що в ній зберігається і запис нової.
РПЗП виконує лише на МОН транзисторах. Наявність або відсутність заряду визначається лише включенням або виключенням транзистора, оскільки існують різні порогові напруги для включення і виключення.
РПЗП випускається у вигляді матриць.
NМОН – транзистори, в яких мож. вентилазація затвору, та ізолюючий діелектрик – тонкий шар нітро-кремнію.
При програмуванні на високих потенціалах електрони скупчуються на NSi і створюють не пропускний шар і транзистор встановлюється відкритий стан, а якщо цих електронів нема – транзистора закритий.
Uз – напруга на затворі
Іс – струм
NSi має властивість захоплювати та тривалий час зберігати електричні заряди. Коли З подає високовольтний імпульс, що перевіряє критичний рівень В захоплює заряд в залежності від амплітуди і тривалості програмуючого імпульсу. Для стирання інформації достатньо додати імпульс протилежної полярності. В залежності від наявності заряду NMOH має більшу або меншу порогову напругу, тому для читання інформації достатньо подати сигнал амплітуда якого знаходиться між 2 пороговими рівнями.
Перевага:
Програмні імпульси, що подаються на З ізольовані від кола С-В, що дозволяє програмувати РПЗП без зняття МС з плати.
В даних РПЗП допускається ре програмування окремих слів
РПЗП з УФС
Основним елементами таких РПЗП є МОН-транзистори з лавинною інжекцією і ізольованим затвором.
Затвор у колі з SiO2 розташовані у колі діелектрика і немає зовнішнього виводу. При відсутності заряду на транзисторі він є виключеним.
При подачі на С – 30В р-п-р перехід зміщується у режим лавинного пробою і електронного пробою з великою плаваючою енергією.
Величина заряду залежить від амплітуди і часу програмного імпульса. Після зняття зовнішього кола поволить себе так, ніби на його коло подається зовнішня напруга – включений стан. Оскільки З немає зовнішнього виводу, то зняти заряд електричного імпульсу неможливо, а лише за допомогою УФС або рентгенівських променів. При цьому викликається фотострум від З до підложки і МС повертається у незалежний стан, при якому всі транзистори виключені.
6. Графічний метод синтезу мікропрограмних автоматів (МПА). За заданою мікропрограмою отримати функції збудження D1,D0 МПА виконаного на D- тригерах.
7. Графічний метод синтезу мікропрограмних автоматів (МПА). За даною мікропрограмою отримати функції виходів К1,К2 МПА виконаного на D- тригерах.
Визначити модуль лічби лічильника наведеного на рисунку.
Створити синхронний лічильник на D- тригерах з модулем лічби М=5.
З шифраторів на 2 входи створити шифратор на 6 входів Х0, Х1,...Х5.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора