Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
СИСТЕМА ГРАНИЧНОГО СКАНУВАННЯ.
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Електронні обчислювальні машини
Інформація про роботу
Рік:
2003
Тип роботи:
Методичні вказівки до лабораторної роботи
Предмет:
Методи та засоби тестування, відлагодження та діагностики комп’ютерних систем
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти І науки України
національний університет “Львівська політехніка”
Кафедра ЕОМ
Система граничного сканування
Методичні вказівки
до лабораторної роботи з дисципліни
"Методи та засоби тестування, відлагодження та діагностики комп’ютерних систем"
для студентів спеціальності 7.091503
“Спеціалізовані комп’ютерні системи”.
Затверджено
на засідання кафедри
“Електронні обчислювальні машини”.
Протокол № 2 від 03.10.2003 р.
Львів – 2003
Методичні вказівки до лабораторної роботи “Система граничного сканування” з дисципліни "Методи та засоби тестування, відлагодження та діагностики комп’ютерних систем" для студентів спеціальності 7.091503 “Спеціалізовані комп’ютерні системи”. /Укл. В.С.Глухов. Львів: ДУ"ЛП", 2003.- 18 с.
Укладач В.С.Глухов, к.т.н.
Відповідальний за випуск В.С.Глухов, к.т.н.
Рецензенти: В.А.Голембо, к.т.н.
З.Р.Мичуда, к.т.н.
1 Мета роботи
Метою роботи є ознайомлення з принципами роботи системи граничного сканування згідно з стандартом IEEE 1149.1-1990.
2 Очікуваний результат роботи
В ході роботи необхідно засвоїти принципи тестування цифрових мікросхем згідно з стандартом IEEE 1149.1-1990 і продемонструвати хід тестування на моделі.
3 Теоретичні відомості
3.1 Система граничного сканування (JTAG) згідно з ІЕЕЕ 1149.1-1990
З розвитком комп’ютерної техніки взагалі та інтегральних схем зокрема все важче стало протестувати схеми та плати комп’ютерів. Звичайно, тестування схем проводиться їх виробниками шляхом подання комбінацій сигналів на входи схем та аналізом сигналів на їх виходах. Але збільшення складності інтегральних схем при відносному зменшенні кількості їхніх виводів (таблиця 3.1.1), зростаюча густина розміщення елементів на платі, багатошаровість плат часом позбавляють можливості протестувати схему необхідним чином. Стандартні методи вже давно втратили сенс, тому було введене нове неординарне рішення – система граничного сканування (boundary-scan).
Таблиця 3.1.1
Система граничного сканування (СГС) є міжнароюним стандартом ІЕЕЕ 1149.1, і була введена за пропозицією товариства JTAG (Join Test Action Group). Включення апаратури СГС до складу інтегральних схем значно підвищуює їхню тестувальну придатність. СГС забезпечує тестування інтегральних схем та їхніх зовнішніх з’єднань і вимагає наявності всього чотирьох спеціальних виводів на мікросхемі (інтерфейсу граничного сканування, інтерфейсу JTAG) та відносно незначної кількості додаткової логіки в ній. З 1990 р. наявність СГС у кожній новій мікросхемі є обов’язковим.
Граничне сканування полягає в тому, що всередині кожної мікросхеми біля кожного її контакту знаходиться тригерна схема F (рис. 3.1.1). У штатному режимі роботи тригерна схема "прозора" і не впливає на роботу мікросхеми.
В налагоджувальному режимі тригерна схема F:
від’єднує контакти мікросхеми від її внутрішньої логіки;
утворює регістр зсуву разом з аналогічними схемами біля усіх контактів мікросхеми, який з зовнішнім (по відношенню до мікросхеми) світом звязаний за допомогою інтерфейсу СГС;
як елемент регістра під час виконання ним операції зсуву приймає тестову інформаці, яка у послідовному коді подається на вхід TDI регістра;
видає своє вмістиме або всередину кристалу або назовні (в залежності від режиму тестування, який наперед задається однією з команд тестування);
приймає зсередини кристалу або ззовні інформацію (в залежності від режиму тестування, який наперед задається однією з команд тестування) і запам’ятовує її;
виводить прийняту інформацію на послідовний вихід TDO регістра зсуву.
Основні режими роботи схеми граничного сканування:
робочий режим (схема F "прозора");
послідовне завантаження регістру зсуву;
видача завантаженої інформації всередину (назовні) мікросхеми;
прийом обробленої інформації зназовні (зсередини) мікросхеми до регістру зсуву;
послідовне вивантаження інформації.
Тригерна схема, яка знаходиться біля входу мікросхеми, може після послідовного завантаження регістра зсуву з входу TDI видавати інформацію всередину мікросхеми і сприймати нову інформацію зназовні. Після чого регістр зсуву послідовно виводить сприйняту інформацію на вихід TDO.ЯДРО
Цифровий автомат управління - TAP Controler
TDI TCK TMS TDO
Входи
Виходи
Входи-виходи
Рис. 3.1
F
F
F
F
F
F
F
F
F
Тригерна схема, яка знаходиться біля виходу мікросхеми, може після послідовного завантаження регістра зсуву з входу TDI видавати інформацію назовні мікросхеми і одночасно сприймати нову інформацію зсередини. Після чого регістра зсуву з входу TDI послідовно виводить сприйняту інформацію на вихід TDO.
Тригерна схема, яка знаходиться біля входу/виходу мікросхеми, є сукупністю двох попередніх схем і може після послідовного завантаження регістра зсуву з входу TDI видавати інформацію всередину/назовні мікросхеми і одночасно сприймати нову інформацію зназовні/зсередини. Після чого послідовно виводить сприйняту інформацію на вихід TDO. Для того щоб визначити яка з них працює в даний момент часу (під час перевірки мікросхеми) до складу тригерної схеми введений ще один тригер режиму, який так само вбудований у регістр зсуву і завантажується разом з інформацією.
Система граничного сканування дозволяє утворювати регістр зсуву з двох мікросхем (на рівні комірки). При цьому вихід TDO однієї мікросхеми під’єднується до входу TDI наступної, а входи TCK і TMS є спільними для всіх мікросхем (рис. 3.1.2).
Також можливе об’єднання і більшої кількості мікросхем на комірці (рис. 3.1.3), а також кількох комірок в межах одного блока (рис.3.1.4, 3.1.5). Крім того, є можливість виділення в складі мікросхеми кількох ядер для більш детального її тестування (рис. 3.1.6).
Така побудова системи граничного сканування дозволяє:
перевіряти внутрішню логіку будь-якої мікросхеми без вилучення її зі складу пристрою, де вона встановлена. Єдине, що для цього потрібне – мати доступ до чотирьох стандартних виводів системи граничного сканування (TDI, TDO, TCK, TMS);
превіряти роботу цілої друкованої плати без вилучення її з блоку, до складу якого вона входить;
перевіряти розведення друкованих плат з встановленими на них мікросхемами.
TDI
ядро
ядро
Рис. 3.2
микросхема 1
микросхема 2
TDI
TDO
TDO
TDO комірки
TDI комірки
Також можливе виконання додаткових функцій:
програмування мікросхем РПЗП;
програмування ПЛІС тощо.
Пристрої, які забезпечують перевірку мікросхем за допомогою системи граничного сканування називаються тестерами граничного сканування.
Використання системи граничного сканування дозволяє значно скоротити час налагодження складних систем. У таблиці 3.1.2 наведені дані про час налагодження мікропроцесорної системи на базі i386, який не має СГС, і i486, який таку систему маэ (дані наведені в Computer Design, November 1992, “Design and Test Engineers Alter Rules to Facilitate Test”). Мікросхеми, які мають СГС, як правило, поставляються разом з готовими тестовими програмами для СГС. Такі програми створюють за допомогою:
1) спеціалізованої мови Boundary-Scan Description Language (BSDL). Ця мова є модифікацією мови VHDL і призначена для опису мікросхем. Файли програм мають розширення .BSM;
2) спеціалізованої мови Hierarchical Scan Description Language (HSDL). Ця мова також є модифікацією мови VHDL, але призначена для опису комірок і блоків;
3) послідовностей вхідних тестових, вихідних еталонних і масочних векторів у форматі ASCII - Serial Vector Format (SVF).
Рис.3.3
Таблиця 3.1.2
Рис.3.4
Рис.3.5
Рис.3.6
3.2 Вузли системи граничного сканування
До складу вузлів СГС входять (рис. 3.2.1):
порт доступу тестування (ПДТ, Test Access Port - TAP);
контролер ПДТ (TAP Controller);
регістр команд IR (Instruction Register);
регістр даних DR (Data Register);
обхідний регістр BR (Bypass Register);
регістр ідентифікаційного коду IDRG (ID Register);
вихідний мультиплексор MX.
Порт доступу тестування (ПДТ) складається з чотирьох виводів СГС:
Рис.3.2.1
вхід вибору режиму тестування TMS (Test Mode Select);
вхід синхронізації TCK (Test Clock);
вхід тестових даних TDI (Test Data Input);
вихід тестових даних TDO (Test Data Output).
Виводи ПДТ підводяться до вузлів СГС.
Контролер ПДТ (TAP Controller) представляє собою керуючий автомат з шістнадцятьома станами. Зміна станів відбувається у відповідності до значення сигналу на вході TMS у відповідності з графом автомата, наведеним на рис. 3.3.1 і тактується сигналом ТСК. Коли СГС не використовується, контролер ПДТ встановлений у початковий стан (стан скиду, Test-Logic-Reset state).
Обхідний регістр BR являє собою однобітовий регістр зсуву, через який організований швидкий канал передачі інформації по якому послідовні дані надходять безпосередньо до виводу TDO під час виконання команди Bypass.
32-розрядий ідентифікаційний код, який зберігається у відповідному регістрі
IDRG має структуру, наведену у табл. 3.2.1.
Регістр команд використовується для зберігання поточної команди. Першим загружається в регістр команд молодший розряд команди.
Таблиця 3.2.1
3.3 Алгоритм роботи контролера порта граничного сканування
Граф автомата контролера ПДТ наведений на рис. 3.3.1.
Рис. 3.3.1
Автомат синхронний, тактується сигналами TCK. Умовою переходу автомата з одног стану в інший є наявність або відсутність сигналу TMS.
На графі позначкою "-IR" відмічені стани автомата, які задіяні під час вводу (виводу) даних до (з) регістра команд, а позначкою "-DR" - стани, які задіяні під час роботи з іншими регістрами СГС.
3.4 Функціональна схема розряду регістра даних в системі JTAG
Регістр даних DR (Data Register) СГС.
Регістр даних (РД) являє собою послідовний регістр (рис. 3.4.1). В загальному випадку вивід може бути двонаправленим, тому з ядром один розряд (IOB - Input/Output Block) регістра даних за’язаний трьома сигналами:
вхід (відношенню до ядра) IOB.I;
вихід IOB.O;
управління IOB.T.
Рис. 3.4.1
Рис. 3.4.1
РД є двокаскадним. Тригери першого каскаду потрібні для організації зсуву даних у напрямку від входу TDI до виходу TDO, а також для фіксації результатів тестування, які можуть надходити як з ядра, так і з-назовні мікросхеми. Тригери другого каскаду зберігають ввдені за допомогою регістра зсуву тестові дани. Ці дані - тестові набори, можуть подаватися з них як до ядра, так і виводитися назовні мікросхеми.
Управляється регістр даних сигналами з контролера ПДТ і регістра команд.
3.5 Команди JTAG
Згідно з стандартом IEEE 1149.1 існують три категорії команд.
1) Обов’язкові команди. До них відносятся команди таблиці 3.5.1.
Таблиця 3.5.1
2) Довільні команди (таблиця 3.5.2).
Таблиця 3.5.2
3) Команди розробника мікросхеми. Призначення і позначення цих команд, також їхні коди стандартом не регламентуються. Єдине обмеження для цих команд - вони не повинні використовувати коди команд двох попередніх категорій. Далі наведений коротенький опис кожної з команд.
Extest
Під час виконання цієї команди, з регістра даних тестові дані видаються назовні мікросхеми, а результати роботи мікросхеми запам’ятовуються в регістрі даних.
Sample/Preload
За допомогою цієї команди між виводами TDI і TDO під’єднується регістр даних.
Bypass
За допомогою цієї команди між виводами TDI і TDO під’єднується обхідний регістр.
Intest
Під час виконання цієї команди, з регістра даних тестові дані видаються в середину мікросхеми, а вхідні її сигнали запам’ятовуються в регістрі даних.
RunBist
За допомогою цієї команди запускається вбудована у мікросхему система її самотестування.
Clamp
Під час виконання цієї команди, з регістра даних тестові дані видаються назовні мікросхеми, а між виводами TDI і TDO під’єднується обхідний регістр.
Idcode
За допомогою цієї команди виконується читання через вихід TDO вмістимого регістра ідентифікаційного кода.
UserCode
За допомогою цієї команди виконується читання через вихід TDO вмістимого ідентифікаційного регістра розробника (якщо таий регістр є).
4 Порядок роботи
4.1 Запуск навчальної програми Scan Educator (ф. Texas Instruments)
4.1.1 Переписати до робочого каталогу програму файл Scaned.arj, розархівувати його і запустити на виконання командний файл Scaned.bat. Після послідовної демонстрації заставок (рис. 4.1.1, 4.1.2) програма виходить на головне меню (рис. 4.1.3).
4.1.2 При подальшому користування програмою для продовження якоїсь дії треба натискати клавішу Пробіл (Space).
4.1.3 При подальшому користування програмою для повернення до попереднього меню треба одночасно натиснути клавіші Alt та M).
Рис. 4.1.1 Перша заставка учбової програми Рис. 4.1.2 Друга заставка учбової програми
4.2 Вивчення можливостей учбової програми
З основного меню учбової програми можна перейти до розділів, які дозволяють вивчити принципи роботи системи гранічного сканування:
1 – вступ до учбової програми;
2 – основи стандарту IEEE 1149.1-1990;
3 – вивчення роботи вузла управління порта тестового доступу;
4 – вивчення принципів тестування одного пристрою;
5 – вивчення принципів тестування системи з багатьох пристроїв;
6 – технологічне обладнання фірми Texas Instruments для тестування;
7 – вихід.
Рис. 4.1.3 Основне меню учбової програми Рис. 4.3.1 Меню вивчення вузла управління
Вивчення роботи вузла управління порта тестового доступу
З основного меню (рис. 4.1.3) обрати режим роботи 3 – повинно з’явитися вікно рис. 4.3.1 з меню вивчення вузла управління. З даного меню можна перейти до розділів, які дозволяють:
1 – вивчити принципи роботи вузла управління порта тестового доступу;
2 – переглянути демонстрацію роботи вузла управління порта тестового доступу;
3 – перевірити роботу вузла управління порта тестового доступу з використанням підказок учбової програми;
4 - перевірити роботу вузла управління порта тестового доступу без використанням підказок учбової програми.
Обрати з меню рисю 4.3.1 режим 4.
4.3.2 Після послідовної демонстрації підказок (рис. 4.3.2 – далі отримати підказку можна натисканням клавіші F1 та рис. 4.3.3 – повернутися до попереднього меню можна одночасним натисканням клавіш Alt та M) з’явиться основне вікно (рис. 4.3.4).
В основному вікні знаходятьс 4 поля:
1 – схема тестування мікросхеми SN74BCT8244A, під час тестування не схемі відображаються шляхи проходження сигналів і стан внутрішніх вузлів мікросхеми. Також на схемі показані органи управління (перемикачі), які подають на мікросхему в робочому режимі вхідні дані. Для зміни стану перемикача на ньому треба клацнути мишкою. Також на схемі присутні органи індикації, які показують стан входів і виходів мікросхеми;
2 – граф автомата роботи порта тестового доступу (сам автомат на схемі не показаний), під час тестування на графі відображаються зміни його стану, викликані маніпуляціями органів управління;
3 - органи управління тестуванням і портом тестового доступу (перемикачі і кнопка), для зміни стану перемикача або кнопки на них треба клацнути мишкою;
4 – регістри результатів тестування.
Рис. 4.3.2 Отримання підказки Рис. 4.3.3 Повернення до попереднього меню
4.3.4 З основного вікна (рис. 4.3.4) можна викликати допоміжну інформацію про коди команд (Opcodes), які використовуються під час вивчення роботи порта тестового доступу – обрати режим Help/Opcodes. У вікні підказки (рис. 4.3.5) можна знайти двійкові коди задіяних команд. Для виходу з режиму підказки небохідно у вікні рис. 4.3.5 натиснути позначку Exit Help .
схема тестування
органи управління
граф автомата
регістри результатів
Рис. 4.3.4 Основне вікно Рис. 4.3.3 Виклик допомоги
4.3.5 Перед початком роботи потрібно встановити затримку анімації – в основному вікні (рис. 4.3.4) обрати режим Setup/Animation Delay . У вікні рис. 4.3.6, що відкриється, забрати затримку – натиснути позначку No Delay.
Рис. 4.3.5 Коди команд Рис. 4.3.6 Встановлення затримки
4.3.6 Процес тестування мікросхеми складається з кількох етапів:
1 – занесення кода тестової команди (рис. 4.3.7, 4.3.8);
Рис. 4.3.7 Шлях занесення команди Рис. 4.3.8 Стан автомата при занесенні команди
2 – введення тестових даних (рис. 4.3.9);
3 - фіксація введених тестових даних (рис. 4.3.10);
4 - обробка тестових даних системним ядром (System Level) і фіксація їх на виході ядра (рис. 4.3.11);
5 – виведення результату і його аналіз (рис. 4.3.12).
Рис. 4.3.9 Шлях введення тестових даних Рис. 4.3.10 Фіксація тестових даних
Рис. 4.3.11 Фіксація даних на виході ядра Рис. 4.3.12 Шлях виведення результату
4.4 Після закінчення роботи в основному вікні необхідно обрати режим Quit/Exit to Menu , а у вікні основного меню рис. 4.1.3 обрати режим 7 – Вихід (Exit).
4.5 Варіанти завдання:
4.5.1 Показати, як здійснються перевірка мікросхеми в тестовому режимі, коли треба перевірити передачу даних з входу 1A1 на вихід 1Y1 (тестові дані повинні подаватися на тестовий вхід TDI, фіксуватися, проходити через ядро, і результат повинен видаватися на тестовий вихід TDO).
4.5.2 Показати, як здійснються перевірка мікросхеми в тестовому режимі, коли треба перевірити передачу даних з тумблера на інформаційному вході 1A1 на тестовий вихід TDO (тестові дані повинні подаватися з тумблера на інформаційному вході 1A1, результат повинен видаватися на тестовий вихід TDO).
4.5.3 Показати, як здійснються перевірка мікросхеми в тестовому режимі, коли треба перевірити передачу даних з тестового входу TDI на інформаційний вихід 1Y1 (тестові дані повинні подаватися на тестовий вхід TDI, результат повинен видаватися на інформаційний вихід 1Y1.
5 Звіт за результатами роботи
5.1 Результи роботи здаються:
1) пояснююча записка у паперовому вигляді, що складається з
а) теоретичної частини;
б) опису ходу роботи з ілюстраціями;
г) змісту;
д) списку літератури.
5.2 Якщо пояснююча записка виконена у друкованому вигляді, текстовий файл повинен також здаватися і на машинному носії.
5.3 Без підготовкі до роботи (опису хода роботи) студент до роботи не допускається.
Навчально-методичні матеріали
IEEE Std 1149.1 (JTAG) Testability Primer. SSYA002C. Copyright 1996, Texas Instruments Incorporated.
JTAG/IEEE 1149.1 Design Considerations. Johnny Young. Semiconductor Group. SCTA029. Copyright 1996, Texas Instruments Incorporated.
A Look at Boundary Scan From a Designer’s Perspective. Adam W. Ley. Member, Group Technical Staff. SCTA028. Reprinted with permission from Proceedings of Electronic Design Automation & Test Conference Asia, Taipei, Seoul, Beijing, October 26–November 5, 1994. Asian Sources Media Group.
Зміст
Мета роботи............................................................................................................................. 3
Очікуваний результат роботи................................................................................................. 3
Теоретичні відомості…………………………………….…………………………………..3
Порядок роботи………………………………………………………………………….…. 11
Звіт з результатами роботи…………………………………………………………..……… 15
Навчально-методичні матеріали…………………………………………………………………. 15
Навчальне видання
Методичні вказівки
до лабораторної роботи
“ Система граничного сканування ”
з дисципліни
"Методи та засоби автоматизованого
проектування комп’ютерних систем"
для студентів спеціальності
“Спеціалізовані комп’ютерні системи”
Укладач Глухов Валерій Сергійович
Редактор
Комп’ютерне складання
Підписано до друку 22 квітня 2002 р.
Формат 70 х 100 1/16. Папір офсетний.
Друк на різографі. Умовн. друк. арк. ...... Обл.-вид. арк. ......
Наклад ..... прим. Зам. 780.
Поліграфічний центр
Видавництва Національного університету “Львівська політехніка”
вул. Колесси, 2, 79000, Львів
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора