Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Синтез цифрових автоматів на базі лічильників.
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Автоматизовані Системи Управління
Інформація про роботу
Рік:
2003
Тип роботи:
Методичні вказівки до виконання розрахункової роботи
Предмет:
Схемотехніка комп’ютерів
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти та науки України
Національний університет
“Львівська політехніка”
Кафедра автоматизованих систем
управління
_______________________________
Методичні вказівки
до розрахункової роботи з дисципліни
“Схемотехніка комп’ютерів”
для студентів базового напрямку 6.08.04 “Комп’ютерні науки”
та дисципліни
“Елементи та вузли поліграфічної техніки”
для студентів базового напряму 6.09.18 “Легка промисловість”
на тему:
“Синтез цифрових автоматів на базі лічильників”
Львів 2003
Зміст.
TOC \o "1-3" \h \z \u
HYPERLINK \l "_Toc38817390" 1. Технічне завдання. PAGEREF _Toc38817390 \h 3
HYPERLINK \l "_Toc38817391" 2. Теоретичні відомості PAGEREF _Toc38817391 \h 5
HYPERLINK \l "_Toc38817392" 2.1. Основні поняття теорії автоматів. PAGEREF _Toc38817392 \h 5
HYPERLINK \l "_Toc38817393" 2.2. Способи опису послідовнісних пристроїв (ПП) або пристроїв із пам’яттю. PAGEREF _Toc38817393 \h 6
HYPERLINK \l "_Toc38817394" 2.3. Граф переходів станів ЦА. PAGEREF _Toc38817394 \h 6
HYPERLINK \l "_Toc38817395" 2.4. Лічильник як скінчений цифровий автомат. PAGEREF _Toc38817395 \h 6
HYPERLINK \l "_Toc38817396" 2.5. Класифікація лічильників. PAGEREF _Toc38817396 \h 7
HYPERLINK \l "_Toc38817397" 3. Синтез ЦА на базі лічильника імпульсів. PAGEREF _Toc38817397 \h 8
HYPERLINK \l "_Toc38817398" 3.1. Складання таблиці функціонування ЦА. PAGEREF _Toc38817398 \h 8
HYPERLINK \l "_Toc38817399" 3.2. Характеристична таблиця роботи тригера PAGEREF _Toc38817399 \h 8
HYPERLINK \l "_Toc38817400" 3.3. Складання карт Карно PAGEREF _Toc38817400 \h 9
HYPERLINK \l "_Toc38817401" 3.4. Мінімізація логічних функцій PAGEREF _Toc38817401 \h 10
HYPERLINK \l "_Toc38817402" 3.5. Функціональні схеми лічильників: PAGEREF _Toc38817402 \h 11
HYPERLINK \l "_Toc38817403" 3.6. Принципові схеми лічильників: PAGEREF _Toc38817403 \h 12
HYPERLINK \l "_Toc38817404" 4. Структура розрахункової роботи PAGEREF _Toc38817404 \h 13
HYPERLINK \l "_Toc38817405" 5. Рекомендована література PAGEREF _Toc38817405 \h 14
1. Технічне завдання.
Синтезувати цифровий автомат з використанням лічильника імпульсів, послідовність станів якого відповідає послідовності цифр у вашій заліковій книжці:
а) якщо передостання цифра парна, то з використанням ІС ТТЛШ, якщо непарна – з використанням ІС КМОН;
б) якщо остання цифра парна, то на D-тригерах, якщо непарна, то на JK-тригерах.
Q1 Q2 Q3 .
.
.
Q n
ЦА
Сигнал від синхрогенератора 0
Сигнал скидання у нуль 0
кодові
стани
Рис. 1. Блок-схема цифрового автомата.
Таблиця кодів (варіант 1).
Назви кодів:
0 - натуральний двійковий код з вагами 8421;
1 - двійково-десятковий код 5211, код Уайта;
2 - двійково-десятковий код 5221;
двійковий код з надлишком «3» 8421+3;
рефлексивний код, код Грея;
міжнародний телеграфний код N2, код МТК-2;
код Феранті;
код Джонсона;
код «2135»;
код Бодо;
доповняльний двійковий код.
Таблиця кодів (варіант 2).
Таким чином, згідно з ТЗ, необхідно синтезувати ЦА, який забезпечує 10 кодових станів за варіантом N і який реалізовано на JK (D) тригерах на елементній базі ТТЛШ (КМОН).
Для прикладу:
Нехай цифровий автомат має виробляти вісім керуючих сигналів з такою послідовністю трирозрядних кодів сигналів;
EMBED Equation.3
(5,6,2,3,4,1,0,7)
Потрібно синтезувати такий ЦА.
2. Теоретичні відомості
2.1. Основні поняття теорії автоматів.
Автомат називається скінченим [+], якщо множина його внутрішніх станів і множина значень вхідних сигналів - скінченні множини.
Цифровий автомат - це пристрій для перетворення цифрової інформації.
Математична модель цифрового автомата (ЦА) є абстрактний автомат, який задається сукупністю шести об’єктів:
Вхідний алфавіт X автомата:
Х={x1(t), x2(t), . . . , xn(t)};
Вихідний алфавіт Y автомата:
Y={y1(t), y2(t), . . . , yk(t)};
Довільна множина Q станів автомата:
Q={q1(t), q2, (t), . . . , qs(t)};
Початковий стан автомата q0 як елемент множини Q:
q0(t)Q;
Функція (q, x), тобто функція переходу автомата з одного стану в інший;
Функція (q, x), тобто функція виходів автомату.
В початковий момент часу t0 автомат знаходиться в стані q0. В кожний момент часу t ЦА здатний прийняти вхідний сигнал x(t) і видати відповідний вихідний сигнал y(t).
Поняття стан автомату використовується для опису системи, виходи яких залежать не тільки від вхідних сигналів в даний момент часу, але і від деякої передісторії, тобто сигналів, які поступили на входи системи раніше.
По відношенню до часу ЦА діляться:
а) синхронні, де зміни ЦА пов’язані із генератором синхросигналів, який відає імпульси через рівні проміжки часу;
б) асинхронні, де зміни ЦА не визначені строго в часі пов’язані лише до деяких подій.
В теорії автоматів найбільш повно описані синхронні автомати [1].
Існують дві можливості реакції вихідного сигналу ЦА на дію вхідних сигналів;
Якщо вихідний сигнал однозначно залежить від вхідного сигналу і попереднього стану ЦА, то такий автомат називається автоматом першого роду або автоматом Мілі [2].
Якщо вихідний стан не залежить від значень вхідних сигналів, а тільки від стану ЦА, то такий автомат називається автоматом другого роду або автоматом Мура.
Довільний абстрактний автомат Мілі або Мура називається ще автоматом із пам’яттю, тобто таким, що здатний запам’ятовувати попередню інформацію, якщо він має число внутрішніх станів більше за один. Якщо ЦА має лише один внутрішній стан, то він називається автоматом без пам’яті [2]. Стан такого автомату в процесі функціонування не змінюється, оскільки він тільки один. Тому вхідний сигнал автомата без пам’яті залежить від попереднього стану. Оскільки логічний стан виходів ЦА без пам’яті залежить лише від комбінації логічних сигналів на входах в даний момент часу, його називають комбінаційним пристроєм (КП). КП - це асинхронний ЦА. Синтез КП здійснюється переважно на логічних елементах.
На відміну від КП значення вихідних сигналів у ЦА з пам’яттю залежать не тільки від значень вхідних сигналів, але й від їх попередніх значень. Звідси очевидно, що такі пристрої реалізують функціональний зв’язок вже не між окремими значеннями вхідного та вихідного сигналів, а між їх послідовностями. Тому автомати з пам’яттю називають послідовними.
До комбінаційних схем належать логічні елементи, перетворювачі кодів, шифратори(дешифратори, мультиплексори), демультиплексори, суматори, цифрові компаратори, драйвери.
До послідовнісних пристроїв (схем) належать тригери, регістри, лічильники, генератори числових послідовностей, багаторозрядні регістри, запам’ятовувальні пристрої великих об’ємів пам’яті, тощо.
2.2. Способи опису послідовнісних пристроїв (ПП) або пристроїв із пам’яттю.
Існують наступні способи опису ПП [3]:
а) словесний;
б) математичний;
в) часовий (з допомогою часових графіків або діаграм);
г) графічний (з допомогою орієнтованих графів);
д) табличний.
Найбільш часто вживаються останні три способи.
Робота ЦА згідно ТЗ може в даному випадку описана таким чином:
1. Часові діаграми роботи ЦА.
0
7
6
5
4
1
2
3
CLK
RESET
Q1
Q2
Q3
2.3. Граф переходів станів ЦА.
Вершини графа зображають стани ЦА, а дуги - переходи між станами[1]. По сигналу CLK лічильник переходить із одного в інші стани. При відсутності сигналу ( EMBED Equation.2 =1) лічильник зберігає поточне значення.
101
011
100
010
001
000
111
110
EMBED Equation.2
EMBED Equation.2
EMBED Equation.2
EMBED Equation.2
EMBED Equation.2
EMBED Equation.2
EMBED Equation.2
EMBED Equation.2
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
2.4. Лічильник як скінчений цифровий автомат.
Лічильник - це скінчений цифровий автомат, внутрішній стан якого визначається тільки кількістю логічних одиниць, які надійшли на його вхід (логічний 0 не змінює стану лічильника). Лічильники, як правило, складаються з кількох T-тригерів, які певним чином з’єднані між собою. Регістри лічильника утворюють виходи тригерів, число яких m визначає розрядність лічильника.
Основним параметром лічильника є його модуль лічби (коефіцієнт перерахунку) EMBED Equation.2 , (де m число розрядів лічильника), що визначає число стійких (внутрішніх) станів лічильника (у тому числі і нульовий стан), тобто максимальну кількість імпульсів, яку він може підрахувати. Отже, у m-розрядному лічильнику може бути 2m стійких стани і тому його модуль лічби завжди EMBED Equation.2 . Якщо кількість імпульсів, що надійшли на вхід лічильника, дорівнює EMBED Equation.2 , він повертається у початковий стан (у підсумовуючих лічильників - нульовий), утворюючи при цьому сигнал (імпульс) переповнення. Це означає, що підрахунок одиниць здійснюється лічильником за модулем лічби EMBED Equation.2 , який характеризує місткість лічильника. Для підсумовуючого лічильника це максимальне число одиниць, яке він може підрахувати. Дана характеристика лічильника залежить від його розрядності та основи системи числення.
Для заданого модуля лічби EMBED Equation.2 кількість тригерів m, що необхідна для побудови лічильника, визначається з умови найближчого більшого цілого числа:
EMBED Equation.2 .
На вході останнього розряду (тригера) лічильника частота імпульсів у EMBED Equation.2 раз менша за частоту вхідних імпульсів. Тому лічильник може застосовуватися як подільник частоти з коефіцієнтом ділення вхідної частоти EMBED Equation.2 .
Крім модуля лічби EMBED Equation.2 лічильники характеризуються ще такими параметрами як:
розрізняльна здатність tp, тобто мінімальний період проходження вхідних імпульсів, при якому забезпечується надійна робота лічильника;
час установлення tуст, тобто максимальний часовий інтервал між моментом закінчення подачі вхідного сигналу (імпульсу) та моментом установки коду на регістрі лічильника.
2.5. Класифікація лічильників.
Залежно від модуля лічби EMBED Equation.2 лічильники бувають [2]:
а) двійкові - лічильники за модулем 2m, EMBED Equation.2 ;
б) з довільним модулем - лічильники за модулем M , у яких EMBED Equation.2 , причому число m заокруглюється до більшого цілого числа.
Будь-який лічильник так само, як і регістр, можна виконувати у вигляді синхронного або асинхронного, потенціального або імпульсного послідовнісного автомата, а також у вигляді автомату змішаного типу. Спосіб організації лічби (синхронний чи асинхронний визначається типом Т-тригерів, які реалізують на D-тригерах з динамічним керуванням (синхронних чи асинхронних)), а найчастіше на JK-тригерах у мікросхемному виконанні. Асинхронні лічильники порівняно з синхронними на практиці зустрічаються рідше.
3. Синтез ЦА на базі лічильника імпульсів.
В загальному вигляді синтез лічильника будується на сумісному розв’язку прикладних рівнянь лічильника із характеристичним рівнянням тригера, який використовується. На практиці більш простіший і наглядний табличний метод синтезу.
Основними даними для синтезу лічильника є :
модуль лічби;
порядок зміни станів лічильника;
режим лічби для лічильників з природнім порядком зміни станів (сумуючий, віднімаючий, реверсивний);
EMBED Equation.3 - роздільна здатність лічильника, яку потрібно забезпечити;
EMBED Equation.2 - необхідний час установки коду лічильника.
3.1. Складання таблиці функціонування ЦА.
Виходячи із заданого порядку зміни стану лічильника, (який може бути описано часовими діаграмами або графом переходу, або іншим способом), складають таблицю функціонування, яка відображає двійкові коди всіх попередніх і наступних станів лічильника, що виражені через стани тригерів в момент часу до і після приходу чергового сигналу (табл. 3.1.).
Таблиця функціонування ЦА
Табл. 3.1
3.2. Характеристична таблиця роботи тригера
Характеристичні таблиці, в яких приведено узагальнені значення логічних функцій на входах вибраного типу тригера для всіх можливих комбінацій його переходів Q EMBED Equation.2 -> Q EMBED Equation.2 , мають наступний вигляд [4]:
а) для RS-тригерів:
Табл. 3.2.
б) для D-тригерів:
Табл. 3.3.
в) для Т-тригерів:
T
Q
T
Q
C
Табл. 3.4.
г) для JK-тригерів:
Табл. 3.5.
3.3. Складання карт Карно
Кількість карт Карно визначається кількістю логічних змінних або кількістю тригерів в УА, тобто [5]:
а) y=f(Q1,Q2,Q3):
б) y=f(Q1,Q2,Q3,Q4):
Рис. 3.1. Карти Карно для функції 3-х, 4-х змінних.
В нашому випадку отримуємо три карти Карно, які відповідно позначаються JiKi або Di :
Рис. 3.2. Карти Карно.
Клітки карт заповнюються наступним чином. При зміні коду свого стану А в стан В (див. табл. функціонування) тригер Q1 переходить із 1 в 0, тригер Q2 - із 0 в 1, а тригер Q3 - із 1 в 1, тобто зміна станів тригерів Q1, Q2,Q3 буде відповідно 10,01,11.
Щоб забезпечити таку зміну станів, на входах цих тригерів мають діяти певні логічні сигнали, що випливає із характеристичних таблиць (табл. 3.2 ... 3.5) цих тригерів. Для JK-тригерів це буде комбінація вхідних сигналів -1,1-,-0, а для D-тригерів відповідно 0,1 і 1.
Стани ЦА, які позначені в табл. 3.1 буквами A, B, C,... H, відображаються на картах Карно у відповідних клітках. Очевидно, що зміна цих станів повинна бути “прив’язана” до їх попереднього становища, тобто перехід із стану А в стан В буде зображатися для JK-тригерів комбінаціями -1,1-,-0, як показано та рис. 3.2.
Таким чином отримуємо заповнені карти Карно для JK-тригерів(рис. 3.3) і для D-тригерів (рис. 3.4).
Рис. 3.3. Карти Карно для JK-тригерів.
Рис. 3.4. Карти Карно для D-тригерів.
3.4. Мінімізація логічних функцій
Q2
Q3
Q2
Q1
Q1
Q1
Q2
Q2
Q1 Q2
Q1 Q2
Q1 Q3
Q1 Q3
Q3
Q3
Q3
Q1
Для зручності доцільно розбити кожну карту JK-тригера на дві окремі (рис. 3.5). Правила мінімізації подібних функцій описані в [5].
Рис. 3.5. Карти Карно для JK-тригерів.
Таким чином отримуємо систему рівнянь:
EMBED Equation.2 EMBED Equation.2 EMBED Equation.2
Аналогічно отримуємо для D-тригерів (рис. 3.6).
Q1 Q3
Q1 Q3
Q1 Q3
Q1 Q2 Q3
Q1 Q2 Q3
Q1 Q2 Q3
Q1 Q2
Q1 Q2
Q1 Q2
Рис. 3.6. Карти Карно для D-тригерів.
EMBED Equation.2 EMBED Equation.3 EMBED Equation.2
3.5. Функціональні схеми лічильників:
SHAPE \* MERGEFORMAT ТТ3
ТТ2
ТТ3
S
J
C
K
R
S
J
C
K
R
S
J
C
K
R
1
1
&
&
&
&
1
1
1
1
Тактові імп.
Reset
Y1
Y2
Y3
Рис. 3.7. Функціональна схема синтезованого лічильника на JK-тригерах.
Y1
Y2
Y3
SHAPE \* MERGEFORMAT S
D
C
R
S
D
C
R
S
D
C
R
1
&
&
&
1
&
&
&
1
&
&
&
Тактові імп.
Reset
Т1
Т2
Т3
Рис. 3.8. Функціональна схема синтезованого лічильника на D-тригерах.
3.6. Принципові схеми лічильників:
SHAPE \* MERGEFORMAT J
C
K
R
T
J
C
K
R
T
1
12
4
13
8
9
11
10
3
2
5
6
DD1
J
C
K
R
T
1
12
4
13
3
2
DD2
1
1
1
2
4
5
3
6
DD3.1
DD3.2
1
9
10
8
DD3.3
1
12
13
11
DD3.4
1
1
1
2
4
5
3
6
DD4.1
DD4.2
&
1
2
3
DD5.1
1
1
9
10
12
13
8
DD4.3
DD4.4
11
4
5
6
&
DD5.2
&
9
10
8
DD5.3
&1
12
13
11
DD5.4
Y1
Y2
Y3
Тактові імп.
Reset
До вив. 7 DD1, DD2, DD3, DD4, DD5
До вив. 14 DD1, DD2, DD3, DD4, DD5
+5 В
DD1, DD2 – К555ТВ6; DD3, DD4 – К155ЛЛ1; DD5 – К155ЛИ1
Рис. 3.9. Принципова схема лічильника на JK-тригерах.
SHAPE \* MERGEFORMAT TT
D1
C1
D2
C2
D3
C3
D4
C4
A1
A2
A3
A4
16
1
15
14
10
11
2
3
13
6
4
DD1
1
1
1
2
4
5
3
6
1
1
9
10
12
13
8
11
1
1
4
5
3
6
1
2
&
1
2
3
4
5
6
&
&
&1
9
10
12
13
8
11
&
1
2
3
4
5
6
&
8
&
&
Тактові імп.
Y1
Y2
Y3
9
10
12
13
11
DD2.1
DD2.2
DD2.3
DD2.4
DD3.1
DD3.2
DD4.1
DD4.2
DD4.3
DD4.4
DD5.1
DD5.3
DD5.4
DD5.2
До вив. 5 DD1 і до вив. 7
DD2, DD3, DD4, DD5
До вив. 12 DD1 і до вив. 14
DD2, DD3, DD4, DD5
+5 В
DD1 – К155ТМ7; DD2, DD3 – К155ЛЛ1; DD4, DD5 – К155ЛИ1
Рис. 3.10. Принципова схема лічильника на D-тригерах.
4. Структура розрахункової роботи
Робота повинна вміщувати:
Титульну сторінку.
Технічне завдання.
Вступ. Основні поняття теорії автоматів.
Основну частину.
4.1. Лічильник як скінчений цифровий автомат.
4.2. Таблицю функціонування ЦА.
4.3. Характеристичну таблицю функціонування тригера (JK- або D-тригера).
4.4. Карти Карно і систему мінімізованих функцій.
4.5. Функціональну схему лічильника.
4.6. Принципову електричну схему лічильника.
5. Список використаної літератури.
5. Рекомендована література
Савелев. Прикладная теория цифровых автоматов: Учеб. Для вузов по спец. ЭВМ.-М. Высш. школа., 1987.-272с.
Рицар. Цифрова техніка.- Київ: УМК ВО, 1991.-372с.
Трачик. Дискретные устройства автоматики: Пер. с польск.; - М.: Энергия, 1978.-456 с. ил.
Автоматизированные системы управления. Лабораторный практикум по техническим средствам: Учебное пособие для студентов по спец. АСУ; Под редакцией В.Н.Четверикова.-М.: Высш. шк. , 1986.-279с., ил.
Проектирование цифровых вычислительных машин. Под ред. С.А. Майорова. Учебн. Пособие для студентов вузов. М.-Высш. шк. 1972. -244с.
Шило. Популярные микросхемы ТТЛ. - М: “Аргус”1993.-64с.
Шило. Популярные микросхемы КМОП. - М: “Яргус” 1993 -64с.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора