Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Відповіді до питань до першого модуля
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2000
Тип роботи:
Теорія
Предмет:
Інші
Частина тексту файла (без зображень, графіків і формул):
Область застосування мікропроцесорної техніки.
Побутова техніка;
ПК які використовуються в побуті, наукових дослідженнях, на виробництві та інших сферах;
Системи управління технологічними процесами;
Інформаційно вимірювальна техніка;
Технічні системи загального призначення (військова техніка, авіція, бортрві комп’ютери).
Системи зв’язку.
Елементною базою мікроароцесорних систем є н/п пристрої.
Основні властивості.
Програмованість мікропроцесора;
Малі габарити;
Ціна;
Надійність.
Класифікація мікропроцесорів.
Універсальність програмованого процесу для ЕОМ.
Високоінтегрованість однокристального мікропроцесора для систем обробки та керувань;
Однокристальні мікро-ЕОМ , використовується для проектування вбудованих мікропроцесорних систем;
Сигнальні процесори;
Мультимедійні;
Трансп’ютери;
Нейропроцесори.
Характеристики
Основні характеристики мікропроцесорів.
Відповідність характеристик мікропроцесорів для реалізації функціональних можливостей мікропроцесорних систем;
Конструеторсько-технологічні характеристики:
а) пристрої для лабораторної експлуатації (0 – +70С)
б) індустріальний варіант (-40 – +70С)
в) військовий варіант (-55 – +85С)
г) автомобільний (-55 – +125С)
Ееономічні параметри.
Основні технічні характеристики мікропроцесорних систем.
Внутрішня структура процесора, яка відображає основні функції вузлів мікропроцесора;
Робоча частота ядра (max, min, номінальна);
Розрядність мікропроцесора;
Напруга живлення;
Програмна модель (відображає характеристики засобів які доступні програмісту для розробки програмного забеспечення):
структура пам’яті (програмна пам’ять, пам’ять користувача, оперативна пам’ять даних, адресний простір);
програмнодоступні регістри ядра та переферії комп’ютера;
характеристика системи команд.
Програмна модель міеропроцесора.
Програмна модель – це засоби які представлені програмісту для реалізації програм.
Структура адресного простору різних процесорів є різною. (Для прикладу наведемо програмну модель процесора Intel)
OF – переповнення розрядної сітки;
DF – визначає напрям обробки ланцюжків даних;
IF – дозвіл переривання (цей біт дозволяє або забороняє масковані переривання які поступають по лініях INT);
TF – признак покрокового режиму виконання команди (TF=’1’ – після виконання кожної команди відбувається переривання на трасування програми);
SF – біт знаку;
ZF – признак нуля;
AF – перенос із тетради при виконанні операцій десяткової арифметики;
PF – признак парності (встановлюється при парній кількості ‘1’ в байті);
CF – перенос із старшого розряду.
Одержання фізичної адреси.
SFR – спеціальні функціональні регістри (це група регістрів які задають відповідні режими функціонування ядра).
Внутрішня структура мікропроцесора:
Основою мікропроцесора є так зване мікропроцесорне ядро
Структура ядра:
EMBED Visio.Drawing.6
Операційний пристрій – призначений для обробки дискретної інформації відповідно до програм що зберігаються в програмній пам’яті мікропроцесора.
Пристрій керування – призначений для формування керуючих сигналів, що забезпечують вибір команд з програмної пам’яті та даних з пам’яті даних, декодування коду операцій команд і забезпечення функціонування основних вузлів мікропроцесора згідно коду команди.
Блок регістрів - включає регістри загального призначення, які використовуються при обробці інформації, ряд регістрів спеціального призначення, що забезпечують функціонування мікропроцесора, та регістри окремих функціональних вузлів мікро - процесора (регістр ознак, лічильник команд, регістр команд, регістри тестування, регістри для реалізації програмно – апаратного налагодження).
Внутрішній інтерфейс, забезпечує обмін інформацією між вузлами МП. Від розрядності внутрішніх ліній даних інтерфейсів залежить їх продуктивність.
Зовнішній інтерфейс, забезпечує обмін інформації між ядром та зовнішніми компонентами МП системи. Лінії зовнішнього інтерфейсу можна розділити на три групи : ША, ШД, ШК.
З метою мінімізації числа контактів на корпусі, лінії зовнішнього інтерфейсу та спеціальні лінії окремих команд можуть бути мультиплексовані.
Розрядність мікропроцесора визначається розрядністю оперативного пристрою. Не слід плутати розрядність мікро процесора з розрядністю ШД.
Узагальнена структура МК:
EMBED Visio.Drawing.6
Вузол синхронізації призначений для формування тактових сигналів, які забезпечують функціонування усіх вузлів МП. Він може бути побудований на базі елементів: кварцовий транзистор, або на базі RCланки або LC-ланки. Тактові сигнали можуть прийматися від зовнішнього джерела. Вузол синхронізації може бути побудований на базі синхронізації PLL. Ця схема дозволяє формувати високо частотні тактові сигнали на базі генератора з низькою частотою.
Пам’ять програм використовується для зберігання машинних кодів програми. Вона може бути виконана у вигляді ROM (не перепрограмована постійна пам’ять). В пам’яті типу ROM може зберігатися підпрограма Boot(програма завантаження). Звертання до неї може відбуватися після початкового скиду. Пам’ять типу Flesh. Перепрограмована пам’ять яка зберігає дані після відключення живлення. Термін зберігання інформації до 100 років. Кількість перепрограмувань до 1 000 000 раз. Пам’ять типу RAM є найбільш швидкодіючою.
Пам’ять констант використовується для зберігання постійної інформації, яка може бути змінена в процесі функціонування МП системи.
RAM data оперативний запам’ятовувальний пристрій, при виключенні якого дані вже є недоступні.
Вузол переривання призначений для прийому запитів від внутрішніх вузлів МП та по зовнішніх лініях.( і забезпечує програмування). Запити на переривання розділяють на два типи масковані(INT) немасковані(MNI)
Масковані переривання можуть бути програмним шляхом заборонені. Немасковані заборонити перервати не можливо
КПДП (канал прямого доступу до пам’яті)- використовується для забезпечення обміну в режимі прямого доступу між компонентами і основною пам’яттю.
Таймери –програмовані подільники частоти. Таймер Формує запити переривання типу INT.
Паралельні порти для прийому передачі дискретної інформації
Послідовні інтерфейси-порти для послідовного обміну інформації.
ЦАП (на кристалі їх переважно 2)
WDT - використовується при пере запуску МП при зависанні
Він працює від тактового генератора.(Він запрограмований на 2 сек. і в певні точки програми треба запрограмувати скид WDT в “0” щоб не відбулось скиду.)
PSM (Монітор живлення) - вузол що регулює напругу живлення.
Універсальна структура мікро ЕОМ:
EMBED Visio.Drawing.6
Вузол ЦП є ядром мікро ЕОМ і призначений для реалізації операцій обробки інформації. Він формує основні магістралі, на які в процесі функціонування ЕОМ видається адресна інформація, дані, передаються та приймаються сигнали керування.
Якщо мікро ЕОМ працює в режимі прямого доступу до пам’яті то лінії адресних даних і керування відключаються від системної магістралі.
Розрядність ліній адресу визначають об’єм фізичної пам’яті.
Двонаправлені лінії даних . Напрям передачі інформації визначається типом операції передачі (чит./зап.) та сигналами керування.
Reset- сигнал початкової установки і може формуватися із зовнішнього джерела або ЦП. Після подачі сигналу Reset ЦП починає вибір 1-о слова команди із заданої комірки.
MR – Memory read, формується ЦП при виконанні команд читання з програмної пам’яті та пам’яті даних.
MW – Memory write, сигнал запису в пам’ять.
IOR – Input output read, сигнал запиту з зовнішнім пристроєм.
HOLD – захоплення шин для обміну в режимі прямого доступу. Цей сигнал формується каналом прямого доступу і приводить до відключення ліній адрес, даних та керування від системної магістралі. Після відключення ліній ЦП видає сигнал підтвердження (HLDA). Поява сигналу HLDA вказує на те що ЦП відключене від системної магістралі і канал прямого доступу може використовувати системну магістраль для організації обміну в режимі прямого доступу.
INT – лінії переривання.
INTA – підтвердження переривання. Використовується для передавання в зовнішній контролер переривань сигналу читання вектора переривань
NMI – запис не маскованих переривань.
ПЗП – це постійна пам’ять, що використовується для постійного зберігання даних, і при виключенні живлення.
ОЗП – пам’ять типу RAM використовується для зберігання програм і даних, але при виключенні живлення інформація руйнується.
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Планування схеми електричної функціональної: EMBED Visio.Drawing.6
Розробка схеми електричної функціональної
Внутрішня структура 80С186ЕА/80С188ЕА має 6 байтову чергу команд (ядро).
Вузол синхронізації будується на основі кварцового генератора .
Ядро
8086
Вузол
готовності
КДПЛ
(2)
CS
Вузол звязку з ариф
метичним проц.
Вузол
синхронізації
Вузол
RESET
Вузол
переривань
Формування адресу даних
А
A/D
Вузол синхронізації
CLKIN
OSCOUT
CLKOUT
Зовнішні виводи OSCOUT I CLKOUT використовуються дя синхронізації інших вузлів .
Вузол початкового скидання
BESIN
RESOUT
К1
BESIN формується двома способами : кнопка К1 RC-ланка RESOUT – для апаратного скидування інших мікросхем.
Лінія вузла апаратної готовності .
SRDY
ARDY
TEST
NMI
SRDY, ARDY –лінії апаратної готовності.
Призначені для переводу МП в стан очікування .
Формування магістралі адресу
STB
DE
RG
8282*3
BHE
A19-A16
AD15-AD0
ALE
HLDA
21
DE
-вихідні буфери регістра
переводяться в тристабільний стан (відєднуються від магістралі).
А
В
BD
OE
T
8286*2
16
Формування магістралі даних:
Т –вибір напрямку передачі.(з В в А
Т=”0” з А в В Т=”1”)
Магістраль керування
EMBED Visio.Drawing.6
“1”
МК
CEN- chipselect
IOB – сигнал системної
магістралі
EAN- лінія , яка підключається до
арбітра шин при багатопроцесорній
системі .
AMW- подовжений сигнал запису.
AIOW- подовжений сигнал .
EMBED Visio.Drawing.6
AD15-AD0 – мультиплексована лінія даних процесора.
ALE- супроводжує адресні лінії
DT/R - використовується для вказання напрямку передачі даних. Використовується зовнішніми шинними формувачами магістралі даних.Активізується в першому такті шинного циклу .
DEN- цей сигнал вказує на передачу даних по мультиплексованій шині даних .Використовується для активізації зовнішніх шинних формувачів магістралі даних.
R i W – сигнали , які вказують на операцію читання чи запису відповідно , при виконанні операції звертання до памяті та зовнішніх пристроїв . Сигнали активізуються нулем .Вони не розрізняють звертання до памяті і зовнішнього пристрою. Мікропроцесор на лінії стану S0,S1,S2 видає інформацію стану , в якій вказується тип шинного циклу .Тобто тип операції обміну .Код, який формується на цих лініях декодується спеціальним системним контролером типу 8288 для того , щоб сформувати сигнали MW i MR та решту сигналів для управління системною магістраллю. В цьому випадку не використовуються сигнали МП ALE, DT/R , DEN. Подібні сигнали формує сам контролер.
LOCK- сигнал блокування системної магістралі .Він використовується для заборони захоплення системної магістралі по каналу HOLD на час виконання команди з префіксом LOCK. Дешифратор LCS- працює за адресами 00000 – ХХХХХ. Ця зона задається програмним способом при ініціалізації.
Лінія MCS0/PEREQ – лінія запиту шинного циклу арифметичного процесора. Всі ці сигнали реагують на сигнали звертання до памяті.
PCS0-PCS6- лінії вибору кристалу периферійних пристроїв . Лінії програмовані .
TIN0,TOUT0,TIN1,TOUT1 – таймери .
TOC \o "1-3" \h \z
HYPERLINK \l "_Toc68007634" Область застосування мікропроцесорної техніки. PAGEREF _Toc68007634 \h 1
HYPERLINK \l "_Toc68007635" Основні властивості. PAGEREF _Toc68007635 \h 1
HYPERLINK \l "_Toc68007636" Класифікація мікропроцесорів. PAGEREF _Toc68007636 \h 1
HYPERLINK \l "_Toc68007637" Основні характеристики мікропроцесорів. PAGEREF _Toc68007637 \h 1
HYPERLINK \l "_Toc68007638" Основні технічні характеристики мікропроцесорних систем. PAGEREF _Toc68007638 \h 2
HYPERLINK \l "_Toc68007639" Програмна модель міеропроцесора. PAGEREF _Toc68007639 \h 2
HYPERLINK \l "_Toc68007640" Внутрішня структура мікропроцесора PAGEREF _Toc68007640 \h 3
HYPERLINK \l "_Toc68007641" Структура ядра PAGEREF _Toc68007641 \h 3
HYPERLINK \l "_Toc68007642" Узагальнена структура МК. PAGEREF _Toc68007642 \h 4
HYPERLINK \l "_Toc68007643" Універсальна структура мікро ЕОМ PAGEREF _Toc68007643 \h 6
HYPERLINK \l "_Toc68007644" Розробка схеми електричної функціональної PAGEREF _Toc68007644 \h 9
HYPERLINK \l "_Toc68007645" Вузол синхронізації PAGEREF _Toc68007645 \h 10
HYPERLINK \l "_Toc68007646" Вузол початкового скидання PAGEREF _Toc68007646 \h 10
HYPERLINK \l "_Toc68007647" Лінія вузла апаратної готовності . PAGEREF _Toc68007647 \h 10
HYPERLINK \l "_Toc68007648" Формування магістралі адресу PAGEREF _Toc68007648 \h 10
HYPERLINK \l "_Toc68007649" Формування магістралі даних PAGEREF _Toc68007649 \h 11
HYPERLINK \l "_Toc68007650" Магістраль керування PAGEREF _Toc68007650 \h 11
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора