Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2011
Тип роботи:
Теорія
Предмет:
Інші
Частина тексту файла (без зображень, графіків і формул):
Розробка схеми електричної функціональної
Внутрішня структура 80С186ЕА/80С188ЕА має 6 байтову чергу команд (ядро).
Вузол синхронізації будується на основі кварцового генератора .
Ядро
8086
Вузол
готовності
КДПЛ
(2)
CS
Вузол звязку з арифметичним процесором
Вузол
синхронізації
Вузол
RESET
Вузол
переривань
Формування адресу даних
А
A/D
Вузол синхронізації
CLKIN
OSCOUT
CLKOUT
Зовнішні виводи OSCOUT I
CLKOUT використовуються дя
синхронізації інших вузлів .
Вузол початкового скидання
BESIN
RESOUT
К1
BESIN формується
двома способами :
кнопка К1
RC-ланка
RESOUT – для апаратного скидування інших мікросхем.
Лінія вузла апаратної готовності .
SRDY
ARDY
TEST
NMI
SRDY, ARDY –лінії апаратної готовності.
Призначені для переводу МП в стан очікування .
Формування магістралі адресу
STB
DE
RG
8282*3
BHE
A19-A16
AD15-AD0
ALE
HLDA
21
DE
-вихідні буфери регістра
переводяться в тристабільний
стан (відєднуються від
магістралі).
Формування магістралі даних
А
В
BD
OE
T
8286*2
16
Т –вибирає напрямок передачі.
(з В в А Т=”0”
з А в В Т=”1”)
Магістраль керування
EMBED Visio.Drawing.6
“1”
МК
CEN- chipselect
IOB – сигнал системної
магістралі
EAN- лінія , яка підключається до арбітра шин при багатопроцесорній системі .
AMW- подовжений сигнал запису.
AIOW- подовжений сигнал .
EMBED Visio.Drawing.6 AD15-AD0 – мультиплексована лінія даних процесора.
ALE- супроводжує адресні лінії
DT/R - використовується для вказання напрямку передачі даних .
Використовується зовнішніми шинними формувачами магістралі даних .
Активізується в першому такті шинного циклу .
DEN- цей сигнал вказує на передачу даних по мультиплексованій шині даних .
Використовується для активізації зовнішніх шинних формувачів магістралі
даних.
R i W – сигнали , які вказують на операцію читання чи запису відповідно , при
виконанні операції звертання до памяті та зовнішніх пристроїв . Сигнали
активізуються нулем .Вони не розрізняють звертання до памяті і зовнішнього
пристрою .
Мікропроцесор на лінії стану S0,S1,S2 видає інформацію стану , в якій вказується тип шинного циклу .Тобто тип операції обміну .Код , який формується на цих лініях декодується спеціальним системним контролером типу 8288 для того , щоб сформувати сигнали MW i MR та решту сигналів для управління системною магістраллю .В цьому випадку не використовуються сигнали МП ALE , DT/R , DEN . Подібні сигнали формує сам контролер .
LOCK- сигнал блокування системної магістралі .Він використовується для заборони захоплення системної магістралі по каналу HOLD на час виконання команди з префіксом LOCK. Дешифратор LCS- працює за адресами
00000 – ХХХХХ . Ця зона задається програмним способом при ініціалізації .
Лінія MCS0/PEREQ – лінія запиту шинного циклу арифметичного процесора .
Всі ці сигнали реагують на сигнали звертання до памяті .
PCS0-PCS6- лінії вибору кристалу периферійних пристроїв . Лінії програмовані .
TIN0,TOUT0,TIN1,TOUT1 – таймери .
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора