DevioLabавтоматичне керування капіталом
ПРАЦЮЄ 24/7
КРИПТОВАЛЮТИ · АКЦІЇ · 10 БІРЖ

Портфель, який керується автоматично

DevioLab підбирає стратегії, відстежує ринки та автоматизує купівлю і продаж активів. Кількість доступних криптовалют, акцій і торгових можливостей зростає щодня.

10підключених біржCrypto + Stocksв одному портфелі24/7автоматичний контроль

Білет 30

Інформація про навчальний заклад

ВУЗ:
Національний університет Львівська політехніка
Інститут:
Інститут комп’ютерних технологій, автоматики та метрології
Факультет:
Комп’ютерні науки
Кафедра:
Захист інформації

Інформація про роботу

Рік:
2015
Тип роботи:
Білет
Предмет:
Архітектура комп'ютерів
Група:
КН-11
Варіант:
30
Коротко про документ

Про що ця робота

Документ містить питання екзаменаційного білета щодо програмованих матричних структур, логічних елементів мікросхем та оцінки продуктивності комп’ютерних систем. У тексті наведено порівняння ПЛМ, ПЗП, ПМВ, характеристик ІМС та метрик часу виконання завдань.

У роботі розглядаються

  • Програмовані логічні матриці
  • Запам'ятовуючі пристрої
  • Технологічні групи ІМС
  • Логічні елементи мікросхем
  • Продуктивність комп'ютерних систем
  • Час виконання завдань процесора

Зміст і розділи

  1. Програмовані матричні структури
  2. Порівняльні характеристики технологічних груп ІМС
  3. Принципи побудови і принципи дії ТТЛ
  4. Продуктивність комп’ютерних систем
  5. Еволюція продуктивності комп'ютерів
Для кого:Студенти технічних спеціальностей вищих навчальних закладів, які вивчають комп'ютерну інженерію та архітектуру систем.
Викладачі:Викладач кафедри

Ключові поняття

ПЛМПЗППМВТТЛЄЗЛКМОНЧас виконанняПродуктивністьПроцесорний часМікросхема

Частина тексту файла (без зображень, графіків і формул):

Наведіть та порівняйте такі основні програмовані матричні структури, як програмовані логічні матриці, програмовані запам’ятовуючі пристрої, програмовані матриці вентилів.  EMBED Visio.Drawing.11   EMBED Visio.Drawing.11  556РП1 ПЛМ і ПМЛ мають матриці І та АБО. Основна відмінність між ними, що в ПМЛ матриця АБО фіксована, а в ПЛМ програмуються дві матриці, що забезпечує їй більшу гнучкість порівнянно з ПМЛ ПЗП (програмовані запам’ятовуючі пристрої) ROM – read only memory PROM – programmable read only memory EPROM – erasable programmable read only memory (ультрафіолетом) EEPROM – electrically erasable programmable read only memory  EMBED Visio.Drawing.11  556РП4 556РП5 556РП6 ПМВ(програмовані матриці вентилів)  EMBED Visio.Drawing.11   EMBED Equation.3  Порівняльні характеристики технологічних груп ІМС. Діодно-транзисторна логіка (ДТЛ) Y=X1*X2*X3 V X4*X5*X6 Ця інверсія виконується за рахунок транзистора, який може перебувати у виключеному стані. Якщо на X1 подати 0, то струм буде рівномірно протікати через діод, тоді напруга буде 0≤U0≤0,7В. Тобто низький потенціал на б.-л. вході призводить до того, що на вході буде великий потенціал (1). Такі схеми вже не використовують. Транзисторно-транзисторна логіка (ТТЛ) На відміну від попередньої схеми, для того, щоб на вході був високий потенціал необхідно щоб була на вході була 1: Якщо 0≤UБЕ≤0,55В => RКЕ>1мΩ 0,55≤ UБЕ ≤0,65В => 1мΩ≤RКЕ≤100Ω 0,7≤ UБЕ => RКЕ>100Ω Така схема може працювати лише на двох рівнях: рівень логічного 0 і рівень логічної 1. Пізніше з’явилася інші група, в якої покращилися основні параметри: швидкодія і споживання потужності. ТТЛ з включенням діода Шотки (ТТЛШ) Швидкодія цих елементів збільшилась у 5 разів. Емітерно зв’язана логіка (ЕЗЛ) Дозволяє підняти частоту переключення елементів: до 1000 МГц. Інтегрально-інжекціяна логіка (І2Л) Застосовується для побудови елементів пам’яті. Частота 10 МГц. Комплементарна на базі МОН транзисторів Логіка (КМОН) Використовуються р-канальні та n-канальні польові транзистори.Використовується у 70% інтегральних мікросхем. Принципи побудови і принципи дії ТТЛ 1. Група ЛА 4-емітерний транзистор виконує функцію кон’юктора. Ця схема розгул. У вигляді 3-х каскадів: VT1,R1,VD1-VD4 – вхідний каскад R2,VT2,R3,R4,VT3 – фазо-розчеплювач (розділювач), бо вхідний сигнал розділює на два сигнали R5,VT5,VD5,VT4 – вихідний каскад Розглянемо роботу схеми починаючи з виходу. Для дод. лог. низького рівню відповідає -0. Високого рівня – 1 За стандар. лог. 0: 0≤U0≤0,4В 1: 2,4≤U'≤4В До цієї групи входять інші підгрупи ЛА. Вони відрізняються кількістю входів, але побудовані на основі кон’юкт.-інверс. елем. Вихідні каскади можуть бути 4 тип. Найпростіший з них - відкритий колектор - складний вихідний каскад;(входять 2 транзистори і діод між ними) - складний з транзистором Дарлінгтона (використовується для підсилення вихідної потужності) - створ. спец зв’язки, які прив. до того, що один транзистор завжди працює у відкритому режимі, інші – у закритому, або коли два транзистори працюють у відкритому стані, тому такий вихідний каскад називається трьох-стабіл. Комбіновані виходи фазо-розрядного каскаду і вход., вихід. каскади створює групу ЛА. Щоб на вході був 0 потрібно, щоб VT4 був відкритий, тому на базі VT4 має бути +0,7В, а RКЕ має бути малим. Для цього необхідно, щоб і VT2 був відкритим, щоб протік струм ІБЕ. А VT2 буде відкритий, якщо на базі +1,4В. Транзистор VT1 також має бути відкритий і на його базі буде напруга +2,1В, але емітерні перехрестя на VT1 мають бути закритими, а відкр. лише колект.-перехр. Нехай на входи X1,…,X4 подається по +4В, а на аноді Х2 -1В, тоді р.-н.-перех. VT2 буде 0,8В, тоді якщо на базі VT5 – 0,8В, то він буде працювати у закритому стані, оскільки один з транзисторів завжди відкритий, інші - закриті. Нехай на виході маємо логічну 1, то напруга ≈ +2,4В. Отже, VT4 => VT2 – закр., що не проводить струм. Щоб VT2 був. закр. потенц. На його базі 0 => коли на б-я з вход.буде відкр.емітерн.перехр., який зміст.у прямому напр.=> VT5 – відкр.за рахунок того, що струм буде протікати через R2 і буде подаватися на базу VT5, потенціал якої = 3,8В. В цій мікросхемі 2 логіч.елем. Другий елемент має дод.входи, які дозволяють розширити друг.елем. ф-цією АБО. Принципова схема І має вигляд 2. Група ЛР Для того, щоб це була сх.друг.ел. потр.вивести ще два виходи К і Е. Діоди використовуються для того, щоб забезпечити захист: обмеж. ВАХ на рівні 0,7В, тобто відб.зменш.спотворень. Коректуючий ланцюг – розподіл. на перекл.транзист.,що покращ.передав.характер. Серії групи ЛР1 130,133,155,136 530,533,531 ТТЛ ТТЛШ Щоб на виході був 0, то на транзисторі VT7 має протікати струм =>___ І має протікати через VT3 або VT4( один з них має бути відкритий) => на всі входи потрібно подати 1. Щоб на виході була 1, то на X або X2 подати 1;на Х3 або Х4 подати 1. Якщо існ. додатк.виводи К і Е, то 4 І-НЕ Якщо ці виводи К і Е підкоючені до схеми, то: Y=X1*X2*X3*X4 V X1'*X2'*X3'*X4' 8 І-НЕ 3. Група ЛЕ Навантажн.спроможність.- к-ть таких самих елементів., що можна було підключити до вих.даного елем. «0» на вході: VT2 і VT3 мають бути закритими ( на одному з входів має бути «0») 1 4. Група ЛП Логічні елементи мікросхеми ЛП5 виконують функцію сумування по модулю 2 Продуктивність комп’ютерних систем Продуктивність як головний чинник еволюції комп’ютерних систем Залежність зростання продуктивності (performance) від напрямку еволюції комп’ютерних систем подано наступним рисунком. Еволюція продуктивності міні-комп'ютерівю. Це зумовило перевагу мікросистем. [Hennessy and Jouppi, 1991]. Зазначимо, що мейнфрейм (mainframe спочатку був виключно назвою рами конструкції металевої шафи, що містить апаратуру машини; потім саме цим словом почали називати вже перші машини системи ІВМ 360) – це машина загального призначення, або ж, просто велика машина.
Допоможи студентському архіву

Ми допомогли тобі — допоможи наступному студенту

Файл ще не обрано

Оголошення від адміністратора

Антиботан аватар за замовчуванням

Подякувати Студентському архіву довільною сумою

Admin

26.02.2023 12:38

Дякуємо, що користуєтесь нашим архівом!