Багатошинна організація процесора

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Інститут комп’ютерних технологій, автоматики та метрології

Факультет:

Комп’ютерні науки

Кафедра:

Захист інформації

Інформація про роботу

Рік:

2015

Тип роботи:

Державний іспит

Предмет:

Архітектура комп'ютерів

Група:

КН-31

Варіант:

Коротко про документ

Про що ця робота

У документі наведено матеріали до державного іспиту на тему багатошинної організації процесора. Розглянуто схеми та графічні діаграми архітектури.

У роботі розглядаються

Архітектура процесора
Багатошинна організація
Комп'ютерні системи
Апаратне забезпечення
Схематичні діаграми

Зміст і розділи

Багатошинна організація процесора
Схематичні діаграми

Для кого:Студенти технічних спеціальностей вищих навчальних закладів.

Викладачі:Комісія

Ключові поняття

багатошинна організаціяархітектурашинна системаапаратне забезпеченнякомутаціяінтерфейс

Схожі матеріали

Діапазон чисел. Переглянути → RISC архітектура і CISC архітектура. Переглянути → Прінстонська та гарвардська архітектури Переглянути → Формати інструкцій скалярного RISC процесора. Множина інструкцій RISC процесора. Переглянути → Продуктивність комп’ютерних систем: CISC, RISC і гібридні конструкції Переглянути → Конвеєрна структура iнформацiйного тракту. Переглянути →

Частина тексту файла (без зображень, графіків і формул):

Багато шинна організація процесора. EMBED Visio.Drawing.6 EMBED Visio.Drawing.6 EMBED Visio.Drawing.6 EMBED Visio.Drawing.6

Державний іспит Архітектура комп'ютерів

Допоможи студентському архіву