DevioLabавтоматичне керування капіталом
ПРАЦЮЄ 24/7
КРИПТОВАЛЮТИ · АКЦІЇ · 10 БІРЖ

Портфель, який керується автоматично

DevioLab підбирає стратегії, відстежує ринки та автоматизує купівлю і продаж активів. Кількість доступних криптовалют, акцій і торгових можливостей зростає щодня.

10підключених біржCrypto + Stocksв одному портфелі24/7автоматичний контроль

Обґрунтування структури інформаційного тракту скалярного RISC комп’ютера

Інформація про навчальний заклад

ВУЗ:
Національний університет Львівська політехніка
Інститут:
Інститут комп’ютерних наук та інформаційних технологій
Факультет:
Комп’ютерні науки
Кафедра:
Кафедра ЕОМ

Інформація про роботу

Рік:
2011
Тип роботи:
Лекція
Предмет:
Архітектура комп'ютерів
Група:
КН-11
Варіант:
14
Коротко про документ

Про що ця робота

Документ описує принципи проектування структури інформаційного тракту скалярного RISC комп’ютера. Розглядається часова діаграма виконання інструкції завантаження слова за тактовими інтервалами.

У роботі розглядаються

  • Архітектура комп'ютерів
  • RISC процесори
  • Інформаційний тракт
  • Часова діаграма
  • Машинні інструкції
  • Тактові інтервали

Зміст і розділи

  1. Обґрунтування структури інформаційного тракту
  2. Виконання інструкції завантаження слова
Для кого:Студенти технічних спеціальностей та комп'ютерних наук
Викладачі:Не вказано

Ключові поняття

інформаційний трактчасова діаграмаінструкція завантаженнятактовий інтервалIFIDEXMEMWB

Частина тексту файла (без зображень, графіків і формул):

Обґрунтування структури інформаційного тракту скалярного RISC комп’ютера Основою проектування структури інформаційного тракту (data path) є часова діаграма виконання інструкції з найбільшою складністю, до якої у класичному RISC комп’ютері належить, наприклад, інструкція завантаження слова. Розглянемо виконання інструкції завантаження слова LW R5, 16(R26). При її виконанні потрібно: - вибрати зазначену інструкцію з пам’яті (отримуємо перший цикл із назвою IF), - декодувати інструкцію/вибрати операнди (отримуємо другий цикл цикл ID), - виконати інструкцію, тобто обрахувати виконавчу адресу операнда 16 + <R26> (отримуємо третій цикл EX), - вибрати операнд із головної пам’яті (отримуємо четвертий цикл MEM), - переслати вибраний з пам’яті операнд до регістра R5 регістрового файла (отримуємо п’ятий цикл WB). Інші інструкції не вимагають реалізації усього переліченого тому, що мають меншу часову складність. Зауважимо, що тут циклом ми називаємо один тактовий інтервал. Інші інструкції не вимагають реалізації усіх перелічених тактів, бо мають меншу часову складність. Отже, коли знехтувати парадоксом пам’яті, тоді часова діаграма виконання найскладнішої машинної інструкції містить 5 тактових інтервалів рівної довжини. Менш складні інструкції також “просуваються” усіма п’ятьма тактовими інтервалами, але «зайві» для них інтервали минають транзитно, без виконання дій.
Допоможи студентському архіву

Ми допомогли тобі — допоможи наступному студенту

Файл ще не обрано

Оголошення від адміністратора

Антиботан аватар за замовчуванням

Подякувати Студентському архіву довільною сумою

Admin

26.02.2023 12:38

Дякуємо, що користуєтесь нашим архівом!