Статичні та динамічні оперативні запам’ятовувальні пристрої.. Державний іспит з Комп’ютерні системи . Робота № 501277

Перехід до торгівельного партнера Binance

Статичні та динамічні оперативні запам’ятовувальні пристрої.

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Інститут комп’ютерних технологій, автоматики та метрології

Факультет:

Не вказано

Кафедра:

Захист інформації

Інформація про роботу

Рік:

2015

Тип роботи:

Державний іспит

Предмет:

Комп’ютерні системи

Варіант:

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Статичні та динамічні оперативні запам’ятовувальні пристрої. Запам’ятовуючі пристрої довільної вибірки По принципу дії вони поділяються на 2 класи: Статичні, що можуть виконуватися на будь-якій технології Динамічні, виконуються лише по МОН-технології По принципу побудови пам’ять поділяється на: із словарною організацією із матричною організацією Пам’ять із словарною організацією: М=2n*m Де m – розрядність даних N – кількість млів, що формується на вихідному дешифраторі РА – регістр адрес D – дешифратор ЗЕ – запам’ятовуючий елемент ПЧТ – підсилювач читання ВхРД – вхідний регістр даних Вихід – вихідний регістр даних Після дешифрації збуджується один з виходів цього дешифратора, який потрапляє на вхід ЗЕ цілого рядка. При читанні спрацьовує ПЧТ та інформація, що зберігається в цьому рядку фіксується у вих РД. В операції запису на вибраній словарній лінії ЗЕ по бітовим лініям подають сигнали від формувачів, зв’язаних з вхідним регістром даних. Слова з Вхід записуються у ЗЕ вибраного рядка. Як правило в ІМС вхідні і вихідні РД об’єднуються і через 2-напрямлені буферні елементи під’єднуються до ШД системи. Пам’ять з матричною організацією Якщо довжина слова більша 1 біту, то на кристалі розташовують кілька матриць із загальними колами від дешифратора адрес. Елементи мікросхем оперативної пам’яті Елемент на біполярних транзисторах Ічит – струм читання Аі – адрес і-го елемента Uа – напруга, що подається на адресну шину. На розрядну шину Рі подають опорну напругу, яка є загальною для всіх ЗЕ. Співвідношення між Uоп і Uр при наявності Ua визначає режим роботи запам’ятовуючого елементу: режим зберігання, запису та читання. Режим зберігання Ua < (Uоп = Uр) Схема знаходиться з однаковою стійкістю станів: VT2 відкритий і струм протікає по емітеру 1 відритого транзистора, а по емітеру 2 обох транзисторів струм не протікає. Режим читання VT2 відкритий і струм протікає в його емітер. Щоб транслювалась інформація в розрядну шину Рі необхідно перемкнути струм емітеру, тобто закрити схему по емітеру VT1 і відкрити VT2, залишивши поперелній стна транзистора. Напругу на адресній шині треба зробити рівною: Ua > (Uоп = Uр), тоді струм через емітер 2 перейде в Рі. Наявність струму в шині відповідає читанню „1”, а відсутність „0”. Умови режиму запису залежать від стану. В якій по Рі необхідно подати Uр>Uоп, зберігаючи Uа>Uр. При цьому тригер переходить в швидкий стан (VT2 закрито, а VT1 відкритий). Для запису в ЗЕ „1” на виході Рі необхідно подати Uр<Uоп і забезпечити Uа>Uоп. Усі елементи мають високу швидкодію (tсер = 10..70нс), та досить мале споживання потужності. Динамічні ЗЕ ЗЕ на МОН-транзисторах ЗЕ на КМОН транзисторах БЛ – бітові лінії, СЛ – словарні лінії Якщо на VT „1” – запис інформації в СЛ, якщо ні VT „0” – читання інформації з СЛ. Головний недолік динамічного ЗЕ – конденсатор має особливість, його розряд з часом зменшується, і тому потрібно виконувати його регенерацію. Переваги – динамічні ЗЕ – прості і дозволяють будувати на їх основі ВІС Елементи ПЗП на діоді на МОН-транзисторі К155РЕ5

Державний іспит Комп’ютерні системи

2015

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

поділитись