Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Відповіді до теоретичних питань
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Державний іспит
Предмет:
Архітектура комп'ютерів
Частина тексту файла (без зображень, графіків і формул):
Мельник А.О.
1.Структура комп’ютра
2.Організація роботи комп’ютра
3.Архітктура системи команд
4.Представлення даних
5.Процесор
6.Організація обчислення
7.Структура пам’яті
8.Організація І/О
9.Обробка інформації
1.Структура
EMBED Visio.Drawing.6
Швидкість І/О Зовнішня пам’ять: вся інформація об’ємом ~ 20ГБ
Біт(Байт)/сек. Т=0,1 – 1 Мс
Пам’ять – 1) Об’єм 2)швидкодія
Кеш пам’ять Основна пам’ть
32 Кбайт 256 МБ
10 нс 0,1мкс – 1мкс
2.Процесор
Класифікація шин:
Шина даних
Шина адрес
Шина управління
Двохшинна структура комп’ютера з обміном через процесор:
EMBED Visio.Drawing.6
Не ефективне використання процесора.
Двохшинна структура з обміном через пам’ять
EMBED Visio.Drawing.6
Одношинна структура комп’ютера
EMBED Visio.Drawing.6
БП – буфер пам’яті.
EMBED Visio.Drawing.6
Комп. як елемент складової радіотехнічної системи.
Схема розробки алгоритму.
EMBED Visio.Drawing.6
Пам’ять на основі регістрів
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Асоціативна пам’ять(регістрова)
EMBED Visio.Drawing.6
З наперед заданою вибіркою
EMBED Visio.Drawing.6
КМ – комутуюча мережа
EMBED Visio.Drawing.6
Регістрова пам’ять процесора
РгА – рег. адрес
РгD – з/ч з ОП
Зв’язок процесора через РгА і РгD
ПЛ – програмний лічильник, знаходиться адреса команд
РгК – регістр команд, зберігаються команди
РгССП – регістр Слова Стану Програми, розряди регістра фіксують зміни в програмі.
РЗП – регістри загального призначення.
- Команди вибірки команд з памяті
Команди передачі управління
переходу
розгалуження
звернення до підпрограми
Команди І/О
Команди обробки даних
арифметичні операції: +, -, *, /,
логічгі операції [V, &, mod2]
операції зсуву
логічні
арифметичні
циклічні
EMBED Visio.Drawing.6
Логічний зсув
EMBED Visio.Drawing.6
Арифметичний зсув
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Циклічний зсув
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Команди переміщення даних
КПД вказують:
Місце зміщення операндів
память
Рr
вершина стека
Адркса операнда
Вказує методи адресації кожного операнду
Вказують кількість даних, що підлягає переміщенню
Розрядність даних
Приклад команд переміщення даних
ІВМ 370
Команди передачі управління
память
EMBED Visio.Drawing.6
ПЛ(прогнрамний лічильник)
ПЛ=ПЛ+1
Причини необхідності виконання передачі даних:
необхідна частота виконання кожної операції,
наявність в компютері потреби прийняття рішень
необхідність спрощення компоновки складних програм шляхом простих підпрограм
Команди переходу
Мають в якості одного із операндів адресу команди яка має бути виконана наступною.
Є 2 типи переходу
безумовний
умовний
Найчастіше використовують команди умовного переходу. Якщо умова не виконується, то виконується наступна команда.
Є 2 шляхи вироблення умови, яка буде перевірятись командою умовного переходу
використання одно або багаторозрядного коду умови. Цей код розміщується в програмно доступний регістр.
При виконанні арифметичних завдань використовується 2 коди розпізнавання
BRPX – перехід до комірки Х, якщо результат додатній
BRNX – перехід до комірки Х, якщо результат відємний
BRZX – перехід до комірки Х, якщо результат 0
BROX – перехід до комірки Х, якщо переповнення
Коли в самій команді вказується адрес.
BRE R1,R2,X – перехід до комірки Х, якщо значення R1= значення R2
Команда пропуску
Тобто, команда яка буде іти після команди пропуску буде пропущена , але тільки тоді коли виконається умова пропуску.
201 ...
.
209 ISZ R1 if R1=0
BR 201
...
Команди звернення до підпрограм
Основна
Програма
Підпрограма 1
Підпрограма 2
В даному випадку ми виграємо у зменшені коду програми, але дещо програжм у швидкодії.
EMBED Visio.Drawing.6
Приклад 6-ярусного конвеєра команд
вибірка крманд (ВК)
дешифрація команд (ДК)
використання адрес даних (ВАД)
вибірка операндів (ВО)
виконання команд (ВиК)
запамятовування операндів (ЗО)
Виконання з переходами та JRQ
EMBED Visio.Drawing.6
Типи архітектур, системи команд
стекова архітектура (операнд завжди знаходиться в середині стека)
акамуляторна архітектура (операнд знаходиться в Акумуляторі)
архітектура на основі РЗП
а) арх. Рг-Рг
б) арх. Рг-Пам
в) арх. Пам-Пам
Приклад обчислення виразу A+B=C
С =А+В А, В, С,- номери комірок
М- кількість комірок пам’яті m=]log2M[
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
K- кількість регістрів загального призначення
k=]log2K[
EMBED Visio.Drawing.6
Пересилання інформації при виконанні команд
EMBED Visio.Drawing.6
Способи адресації
Варіанти інтерпритації адресної частини команд з метою знаходження операнда називається способами адресації. Операнди команди знаходяться в ОП або ЗП. Була створена своєрідна техніка адресації, чому послужило ряд причин. :
забечення ефективного використання розрядноїсітки команди.
забезпечення ефектиної апаратної підтримки роботи з масивами даних
забезпечення параметрів операндів
можливість генерації багаторозрядних адрес на основі малорозрядних адрес.
I. Безпосередня адресація
Операнд знаходиться безпосередньо в адресній частині
EMBED Visio.Drawing.6
Найшвидший спосіб знаходження операнда. Цей спосіб використовується для констант, задання наперед відомих чисел.
Недолік розрядність операнда обмежується розрядністю АЧ команд.
II. Пряма адресація
В адресному полі вказується місце ророзміщення операнда
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
III. Непряма адресація
В адресному полі вказується місце розміщення адреси операнда
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Служить для зменшення довжини програми з великою кільквстю змінних адрес
Багаторівнева непряма адресація (Рангова адресація)
EMBED Visio.Drawing.6
IV. Відносна адресація
Адресна частина містить два поля: 1-адреса регістра із регістра памяті в якому зберігається база; 2-зберігається зміщення шляхом їх додавання формується виконавча адреса команди.
EMBED Visio.Drawing.6
Дозволяє працювати з операндами із деякого сигмента памяті не змінюючи бази.
Основна перевага відносної адресації, це скорочення довжини команди за рахунок зменшення її адресної частини
V. Індексна, автоінкрементна та автодекрементна адресації.
Способи адресації використовують при виконанні циклів, коли потрібно збільшити або зменшити адреси на деяку величину .
Індексація є засобом для багатократного викинання одних і тих же команд під різними наборами вхідних даних. Тим самим забезпечити незалежність програми від кількості повторюваних відрізків.
Для отримання використовуються адреси. Адресна частина команд додається до вмістимого спеціального регістра в якому зберігається N обробляймого масиву даних.
Ці регістри називають індиксними, а їх вмвстиме індиксами.
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Якщо Pr і багато, то
Коликоманди памяті розміщені послідовно, то на суматор подаються +1 вбо –1
VI. Неявна адресація
При неявній адресації операнд в явному вигляді в команді відсутній.
Стекова адресація
Використовує без адресні команди. Стек – набір комірок памяті або регістрів які розміщенні деяким чином. Перший назавають вершина останній – дно. Зберігається у вказівнику стека
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
……………
Використання сте6кової адресації
а+bc/d-f - інфіксна форма запису
((a+((b*c)/d))-f)
1
2
4
Постфікнаса форма запису. Abe*d/+f-.
Префікіна форма запису. -+a/*bcdf.
Блок схема постфіксної форми запису.
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Приклад форматів команд в комп’ютері IBM370.
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
R-регістр.
В-база.
D-зміщення.
S-пам’ять.
L-довжина.
Cyber 70.
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
A - адрес пам’яті.
С - номер.
L – довжина.
Перетворення даних в комп’ютері.
Біт: 0,1.
Байт(8 біт).
Слово n бітів.(32 біти).
Подвійне слово.(64 біти=4 байти).
Знак мод. числа
Переповнення :
Цілі та дробові числа.
101 - ціле число.
.101 - дробове число(0.625).
– число з рухомою комою.(1.25).
E M
m*SE=m*2E;
Діапазон чисел.
Цілі.
Дійсні.
Процесор універсального комп’ютера.
Pry – вхідний регістр АЛП.
Prz – Вихідний регістр АЛП.
EMBED Visio.Drawing.6
Основні операції процесора.
Вибір слова.
В регістр 7 записати число із ОП за адресою із Рг3.
РгА=Рг3
Зчитування РгД=[РгА]
Рг7=РгД
Запис слова.
В ОП записати число із Рг7 до адреси із Рг3:
РгА=Рг3
РгД=Рг7
Запис в ОП [РгА]=Ргд
EMBED Visio.Drawing.6
Предача даних між регістрами. EMBED Visio.Drawing.6
Виконання арифметичних та логічних операцій (Pr5=Pr1-Pr4).
Pr1out, PrYin
Pr4out ,sub,PrJin
PrZout,Pr5in.
Багато шинна організація процесора.
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Елементарні операції АЛП.
Зсув.
EMBED Visio.Drawing.6
збільшення, зменшення на 1.
шифрація.
Дешифрація.
Порівняння (<,>,>=,<=,!=,=).
Розрядне доповнення.
Порозрядне логічне множення.(&).
Порозрядне логічне додавання(U).
Додавання по модулю два.( EMBED Equation.3 )
Арифметичне додавання.
Оснрвні арифметичні та логічні операції процесора.
Арифметичні (+,-,*,/).
Відношення(>,<,>=,<=,=).
Логічні (NOT,Or,AND,XOR).
Елементарні функції(sinx,cosx,lnx,ex,2x,sqrt).
Обробка стрічок символів.(пошук, заміна, порівняння).
Робота з масивами(сортування, вибір, зсув, стиск).
Методи виконання операцій в процесорі.
Програмний: основною системою команд є елементарні операції і більш складні на основі програм.
Алгоритмічний: на основі мікрокоманд створюється мікропрограми запису в пам’ять.
Табличний(всі результати в таблиці).
Таблично- алгоритмічний.
Граф – алгоритмічний.
Алгоритмічні методи виконання операцій.
EMBED Visio.Drawing.6
Алгоритмічні АЛП.
+,- війкових чисел з фіксованою комою.
EMBED Visio.Drawing.6
HS{a+b}.
EMBED Visio.Drawing.6
Дворозрядний Трьохрозрядний
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
[Pr7]=[Pr5]+[Pr3].
Pr3out, PrYin
Pr5out,add,Przin
PrZout,PrZin
EMBED Visio.Drawing.6
Паралельний суматор.
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Накопичувальний суматор.
EMBED Equation.3
EMBED Visio.Drawing.6
N-чисел, операція , k= EMBED Equation.3 -для додаткових розрядів, щоб не було переповнення.
Додавання з рухомою комою.
С=A+B; A=Ma*2Pa;B=Mb*2Pb; C=Mc*2Pc;
C=(Ma+Mb*2Pb-Pa)*2Pa;
Mc=Ma+Mb*2Pb-Pa;
EMBED Visio.Drawing.6
Блок схема додавання.
Нормалізація
Знак.0000101110
Знак.101110
Pc=Pa+зсув нормалізації;
Множення чисел з фіксованою комою.
Zi+1=(Zi+x*yi+1)2-1; i-розрядність чисел. х- множене; у-множник; z- сума часток.
Множення починається з молодшого розряду множника і виконанні зсуву множенного вліво.
EMBED Equation.3
EMBED Visio.Drawing.6
Множення починається з старших розрядів множника при нерухомуму множеному і при виконанні зсуву вліво часткових добутків.
Zi+1=2(Zi+Xyn-1);
EMBED Visio.Drawing.6
Множення починається з старших розрядів множника при нерухомій сумі часткових добутків та зсуву множеного вправо.
EMBED Visio.Drawing.6
Методи прискорення операцій множення.
Аналіз декількох розрядів.
нема ітерацій
додавання х.
10- дод. 2х.
11 – дод. 3х.
Аналіз всіх розрядів.
Там де нулі ітерацій нема.
Заміна додавання відніманням.
Аналіз чого менше.
Апаратне виконання множення.
EMBED Visio.Drawing.6
Х=2Мх*2Рх
У=Му*2Ру
Я=ХУ=МхМу2(Рх+Ру)
Ділення війкових чисел з фіксованою комою.
Два варіанти виконання:
З зсувом залишків вправо.
Ri=2(Ri-1-qiY);
Де Ri=Xi, s,qi-і розряд частки.
З зсувом дільника вправо.
Ri=Ri-1-qiYi*2-1;
EMBED Visio.Drawing.6
Ділення з рухомою комою.
Z=X/Y=Mx/My*2(Px-Py);
EMBED Visio.Drawing.6
Табличні обчислення.
Попередньо обчисленні значення записуються до таблиці
та їх пошук за значенням аргументу .
EMBED Visio.Drawing.6
у=x2 Структура таблиці пристрою
EMBED Visio.Drawing.6
QПЗП=m*2n
Z=X*Y
QПЗП=m*22n
Таблично – алгоритмічний метод обчислення .
При зменшенні обєму таблиць використовують табличний і алгоритмічний методи .
Поділ аргументу на частини.
EMBED Visio.Drawing.6
y=sin(x)=sin(x1+x2)
QПЗП=4m*2n/2
Граф-алгоритмічний метод обчислення
Ф – функціональний оператор -канал
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Sin(x)=sin(x1)cos(x2)+sin(x2)cos(x1)
EMBED Visio.Drawing.6
Пристрій керування ЕОМ
1.Пристрій керування ЦА.
В загальному вигляді пристрій ЕОМ можна подати у вигляді операційного автомата .
EMBED Visio.Drawing.6
Процес функціонування в часі пристрою ЕОМ складається з послідовності тактових інтервалів в яких ОА виконує елементарні операції над операндами та видає результати обробки . Виконання даних елементарних операцій автомат виконує на основі відповідних сигналів керуванн з пристрою керування .Пристрій керування генерує на основі коду генерації та службових сигналів стану з ОА . В ОА память відсутня . Логічні схеми , які забезпечують формування сигналів з врахуванням внутрішніх станів називаються цифровим автоматом . Робота комбінаційних схем повністю описується функціями алгебри логіки , які в даному випадку є абстрактними логічними моделями .Після вибору логічних елементів і переходу від функцій алгебри логіки до логічної схеми отримуємо структурну модель логічної схеми . В загальному можна подати у вигляді абстрактної і структурної схеми . В першому випадку це абстрактний автомат , в другому – структурний.
A= { S ,X ,Y ,δ ,λ} X={x;} I =1,m множина вх.сигнал (вх.операцій
S= { S j } J=1,n – множина вн станів автомата ( альфа віт станів автомата )
Y={yк} к=1,е - множина вихідних станів ( вихідний алфавіт )
δ : х *S –S – функція переходів автомата .
Показує , що в стані S j при поступлені вихідного сигналу Хі переходить в деякий стан
Sp=δ ( S j , X;) λ: X *S Y – ф-ція виходів показує ,що автомат , який заходиться в стані S j при поступлені вхідного сигналу Х1 видає вихідний сигнал Ук
Ук = λ (S j , Xі )
Абстрактний автомат називається скінченним у якого множина вхідних і вихідних сигналів є скінченними множинами . Автомат називається детермінований у якого ф-ція переходів δ і ф-ція виходів визначена для всіх пер Sj , Xі . Абстрактний цифровий автомат називається ініціальним , у якого один з його станів виділено як початковий стан . З цього стану автомат завжди починає роботу . В залежності від способу генерування значень вихідних сигналів розрізняють три типи автоматів : Мура , Мілі , С – автомат.
EMBED Visio.Drawing.6
С- автомат – це комбінація двох попередніх (Мілі та Мура) та описується наступною системою рівнянь .
S (t +1) =δ (x (t), s (t))
Y 1 (t) = λ 1 (s (t)) – Мура
Y 2 (t) =λ 2 (x(t), S(t)) –Мілі
Мови опису ф-ція автоматів :
Для того ,щоб задати ЦА необхідно задати всі 5 елементів
A = {x, s, y. δ, λ}
S,X,Y,- задаються простим переміщуванням елементів .
Найбільш трудоємким є задання ф-й δ і λ , які власне і визначають алгоритм ф-ння автоматів .Для опису алгоритму ф-ння автоматів, тобто для задавання ф-ї λ , δ існують різні засоби , які називаються мовами .
Існують стандартні та початкові мови . Існуючі стандартні мови дозволяють задати автомат одним з двох способів : матрично, графічно , анамічно . До початкових мов відносять первісні таблиці вилючення , логічні схеми алгоритмів ; граф схемів алгоритмів.
Мова матриці : передбачає наявність 2-х таблиць ( таблиця переходів і таблиця виходів або однієї таблиці з’ єднань ). Таблиця переходів задає відображення , тобто задає ф-цію переходів δ Пр нехай в нас є автомат.
Х={ x1, x2, x3}
S = {S1, S2, S 3, S 4,}
Таблиця виходів автомата Мілі
Пр. Розглянемо повністю визн. АМ , з вхідним алфавітом
X= { X1, X2, X3, } алфавіт станів S= {s1, s2, s3, s4} і вихідний алфавіт Y = { y1, y2, y3, }
У клітинці таблиці виходів ставиться вихідний сигнал А, який формує авт Мілі ,що знаходиться в стані S j і не вході якого діє сигнал Хі
Таблиця виходів авт. Мура
Пр. S={S1,S2, S3, S4} ; Y = { y1, y2, y3,}
Автомат задається двома таблицями І – авт . Мілі , друга – таблиця виходів Мура .
На практиці табл переходів і табл виходів часто суміщаються в одну таблицю . Суміщена табл авт. Мілі для наведених прикладів буде мати вигляд.
Мова графів.
Стани автомата зображається вершинами графа , а переходи між станами – другами між відповідними розширеннями дугами . То вихідні сигнали ставляться на дугах графа з вихідною таблицею разом з буквою вхідного алфавіту.
Мілі: Мура:
EMBED Visio.Drawing.6
EMBED Visio.Drawing.6
Мова аналітичних виразів передбачає задання автомата шляхом запису для кожного стану автомата відображення Fsj , яке містить набори з трьох обєктів (Sn,xi,yn) при чому тільки таких , які вказують на наявність переходу автомату .
Структурний синтез ЦА
Процес одержання структурної схеми , яка відображає склад логічних елементів і їхні звязки називається структурним синтезом .В загальному випадку задача структурного синтезу зводиться до пошуку зєднання цих автоматів між собою . Композикія можлива за умови функціональної повноти цих простих автоматів .Задача структурного синтезу вирішується тільки для повного набору ЦА , тобто простих автоматів , які складаються з елементів памяті , що має більше одного стійкого стану .та елементарних автоматів без памяті (ОА). Метод синтезу в основі якого покладені елементарні автомати отримав назву канонічного методу синтезу автоматів . Загальна структура автомату памяті має наступний вигляд .
EMBED Visio.Drawing.6
Сигнал управління памяттю описується за допомогою булевих функцій функції збудження .
Канонічний метод структурного синтезу виконується кроками :
1.Кодування
2.Вибір структурного повного набору автоматів
3.вибір елементів памяті
4.Побудова рівнянь булевих функцій збудження і виходів автомата
5.Побудова структурної схеми автомата .
Приклад .
Таблиця переходів абстрактного автомата .
2.Структурна схема цифрового автомата для розглянутого прикладу (автомат Мілі)
EMBED Visio.Drawing.6
3. Вибір елементів памяті .
а) будуємо структурну таблицю переходів .
б) Елементом памяті вибираємо (RS-тригер)
4.Кодування і вибір системи елементів означає визначення комбінаційної схеми автомата. Рівняння булевих функцій кодується на основі таблиці істиності функції збудження , яка в свою чергу будується на основі структурної таблиці переходів та таблиці переходів елементів памяті .Побудова таблиці функції для даного прикладу має певні особливості повязані з тим , що RS-тригер має генеруючі сигнали показані в таблиці збудження . Потрібно вказати 2 сигнали для кожного тригера .При визначені значень таблиці збудження автомата , потрібно визначити таким чином , щоб булева функція була мінімальна .
TOC \o "1-3" \h \z \u HYPERLINK \l "_Toc74839230" 1.Структу……………………………………………………………………………………. PAGEREF _Toc74839230 \h 1
HYPERLINK \l "_Toc74839231" Двохшинна структура комп’ютера з обміном через процесор: PAGEREF _Toc74839231 \h 2
HYPERLINK \l "_Toc74839232" Двохшинна структура з обміном через пам’ять PAGEREF _Toc74839232 \h 2
HYPERLINK \l "_Toc74839233" Одношинна структура комп’ютера PAGEREF _Toc74839233 \h 2
HYPERLINK \l "_Toc74839234" Комп. як елемент складової радіотехнічної системи. PAGEREF _Toc74839234 \h 3
HYPERLINK \l "_Toc74839235" Пам’ять на основі регістрів PAGEREF _Toc74839235 \h 3
HYPERLINK \l "_Toc74839236" Асоціативна пам’ять(регістрова) PAGEREF _Toc74839236 \h 4
HYPERLINK \l "_Toc74839237" З наперед заданою вибіркою PAGEREF _Toc74839237 \h 4
HYPERLINK \l "_Toc74839238" Регістрова пам’ять процесора PAGEREF _Toc74839238 \h 4
HYPERLINK \l "_Toc74839239" - Команди вибірки команд з памяті PAGEREF _Toc74839239 \h 5
HYPERLINK \l "_Toc74839240" Команди обробки даних PAGEREF _Toc74839240 \h 5
HYPERLINK \l "_Toc74839241" Логічний зсув PAGEREF _Toc74839241 \h 5
HYPERLINK \l "_Toc74839242" Арифметичний зсув PAGEREF _Toc74839242 \h 5
HYPERLINK \l "_Toc74839243" Команди переміщення даних PAGEREF _Toc74839243 \h 5
HYPERLINK \l "_Toc74839244" Приклад команд переміщення даних PAGEREF _Toc74839244 \h 6
HYPERLINK \l "_Toc74839245" Команди передачі управління PAGEREF _Toc74839245 \h 6
HYPERLINK \l "_Toc74839246" Команди переходу PAGEREF _Toc74839246 \h 6
HYPERLINK \l "_Toc74839247" Команда пропуску PAGEREF _Toc74839247 \h 7
HYPERLINK \l "_Toc74839248" Команди звернення до підпрограм PAGEREF _Toc74839248 \h 7
HYPERLINK \l "_Toc74839249" Приклад 6-ярусного конвеєра команд PAGEREF _Toc74839249 \h 7
HYPERLINK \l "_Toc74839250" Типи архітектур, системи команд PAGEREF _Toc74839250 \h 8
HYPERLINK \l "_Toc74839251" Пересилання інформації при виконанні команд PAGEREF _Toc74839251 \h 9
HYPERLINK \l "_Toc74839252" Способи адресації PAGEREF _Toc74839252 \h 9
HYPERLINK \l "_Toc74839253" I. Безпосередня адресація PAGEREF _Toc74839253 \h 9
HYPERLINK \l "_Toc74839254" II. Пряма адресація PAGEREF _Toc74839254 \h 9
HYPERLINK \l "_Toc74839255" III. Непряма адресація PAGEREF _Toc74839255 \h 10
HYPERLINK \l "_Toc74839256" IV. Відносна адресація PAGEREF _Toc74839256 \h 10
HYPERLINK \l "_Toc74839257" V. Індексна, автоінкрементна та автодекрементна адресації. PAGEREF _Toc74839257 \h 11
HYPERLINK \l "_Toc74839258" VI. Неявна адресація PAGEREF _Toc74839258 \h 11
HYPERLINK \l "_Toc74839259" Стекова адресація PAGEREF _Toc74839259 \h 11
HYPERLINK \l "_Toc74839260" Використання сте6кової адресації PAGEREF _Toc74839260 \h 12
HYPERLINK \l "_Toc74839261" Блок схема постфіксної форми запису. PAGEREF _Toc74839261 \h 12
HYPERLINK \l "_Toc74839262" Приклад форматів команд в комп’ютері IBM370. PAGEREF _Toc74839262 \h 13
HYPERLINK \l "_Toc74839263" Cyber 70. PAGEREF _Toc74839263 \h 13
HYPERLINK \l "_Toc74839264" Перетворення даних в комп’ютері. PAGEREF _Toc74839264 \h 14
HYPERLINK \l "_Toc74839265" Цілі та дробові числа. PAGEREF _Toc74839265 \h 14
HYPERLINK \l "_Toc74839266" Діапазон чисел. PAGEREF _Toc74839266 \h 14
HYPERLINK \l "_Toc74839267" Процесор універсального комп’ютера. PAGEREF _Toc74839267 \h 15
HYPERLINK \l "_Toc74839268" Основні операції процесора. PAGEREF _Toc74839268 \h 15
HYPERLINK \l "_Toc74839269" Багато шинна організація процесора. PAGEREF _Toc74839269 \h 16
HYPERLINK \l "_Toc74839270" Елементарні операції АЛП. PAGEREF _Toc74839270 \h 17
HYPERLINK \l "_Toc74839271" Оснрвні арифметичні та логічні операції процесора. PAGEREF _Toc74839271 \h 17
HYPERLINK \l "_Toc74839272" Методи виконання операцій в процесорі. PAGEREF _Toc74839272 \h 17
HYPERLINK \l "_Toc74839273" Алгоритмічні методи виконання операцій. PAGEREF _Toc74839273 \h 17
HYPERLINK \l "_Toc74839274" Алгоритмічні АЛП. PAGEREF _Toc74839274 \h 17
HYPERLINK \l "_Toc74839275" Паралельний суматор. PAGEREF _Toc74839275 \h 19
HYPERLINK \l "_Toc74839276" Накопичувальний суматор. PAGEREF _Toc74839276 \h 19
HYPERLINK \l "_Toc74839277" Множення чисел з фіксованою комою. PAGEREF _Toc74839277 \h 20
HYPERLINK \l "_Toc74839278" Методи прискорення операцій множення. PAGEREF _Toc74839278 \h 21
HYPERLINK \l "_Toc74839279" Ділення війкових чисел з фіксованою комою. PAGEREF _Toc74839279 \h 21
HYPERLINK \l "_Toc74839280" Ділення з рухомою комою. PAGEREF _Toc74839280 \h 22
HYPERLINK \l "_Toc74839281" Табличні обчислення. PAGEREF _Toc74839281 \h 22
HYPERLINK \l "_Toc74839282" Таблично – алгоритмічний метод обчислення . PAGEREF _Toc74839282 \h 23
HYPERLINK \l "_Toc74839283" Граф-алгоритмічний метод обчислення PAGEREF _Toc74839283 \h 23
HYPERLINK \l "_Toc74839284" Пристрій керування ЕОМ PAGEREF _Toc74839284 \h 23
HYPERLINK \l "_Toc74839285" С- автомат PAGEREF _Toc74839285 \h 24
HYPERLINK \l "_Toc74839286" Мови опису ф-ція автоматів : PAGEREF _Toc74839286 \h 24
HYPERLINK \l "_Toc74839287" Мова графів. PAGEREF _Toc74839287 \h 25
HYPERLINK \l "_Toc74839288" Структурний синтез ЦА PAGEREF _Toc74839288 \h 26
HYPERLINK \l "_Toc74839289" 2.Структурна схема цифрового автомата для розглянутого прикладу (автомат Мілі) PAGEREF _Toc74839289 \h 27
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора