Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Пристрій мікропроцесорної обробки аналогової інформації
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра САПР
Інформація про роботу
Рік:
2007
Тип роботи:
Курсова робота
Предмет:
Архітектура комп'ютерів
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Національний університет „Львівська політехніка”
Кафедра „ САПР „
К У Р С О В А Р О Б О Т А
з дисципліни „Архітектура комп’ютерів”
на тему:
„Пристрій мікропроцесорної обробки
аналогової інформації„
Львів – 2007
З а в д а н н я
на курсову роботу з дисципліни
„Комп’ютери та мікропроцесорні системи”
студенту групи КН-317
Завдання:
Тема: „Пристрої мікропроцесорної обробки аналогової інформації”
Термін здачі проекту: 16. 12. 2007
Початкові дані:
Останні дві цифри залікової книжки nm = 90.
За формулою li={([mn/ki]+{mn/ki})/ki}+1
і одержано такі результати:
k1 = 19 l1 = 19 рівняння EMBED Equation.3
k2 = 3 l2 = 1 розрядність АЦП – 8
k3 = 2 l3 = 2 полярність вхідного сигналу – двополярний
k4 = 17 l4 = 11 організація обміну МП з АЦП – через АВП переривання
з RST 7, використовуючи КР580ВВ55 з режимом роботи 1
k5 = 9 l5 = 2 вид функціонального вузла – системний контролер з
використанням КР580ВК28
_______________
„Пристрій мікропроцесорної обробки аналогової інформації”. Курсова робота. – НУ „Львівська політехніка”, каф.: САПР, дисципліна: „Архітектура комп’ютерів”, 2007.
Курсова робота складається з 36 сторінок, 10-ти таблиць, 21 схеми, 1 додатка.
В даній курсовій роботі розроблено компоненти апаратного і програмного забезпечення мікропроцесорного пристрою, який включає аналого - і цифро-аналогові перетворювачі і виконує обробку за функціональною залежністю EMBED Equation.3 аналогового сигналу. Дана робота охоплює ввід і первинну обробку аналогової інформації, подальшу цифрову обробку інформації за програмою і вхідними даними, а також вивід обробленої інформації в аналоговій формі для подальшого використання.
ЗМІСТ
Перелік умовних скорочень
Вступ
Створення мікропроцесорів є великим досягненням мікроелектроніки та обчислювальної техніки, мікропроцесор одночасно є елементом техніки та одним з основних блоків обчислювальних машин, а саме процесором, призначення якого – виконувати дві основні функції:
обробка цифрової інформації
управління процесом обробки інформації та керування роботою решти вузлів обчислювальної машини.
На початку передбачалося використовувати мікропроцесори виключно для побудови засобів обчислювальної техніки. Для цього, власне, мікропроцесор і розроблявся.
Однак, з часом стало зрозуміло, що мікропроцесори можуть бути використані і в технічних пристроях автоматики, інформаційно-вимірювальної техніки, радіоелектроніки тощо, алгоритм роботи яких характеризувався так званою „жорсткою” логікою роботи, що задається апаратними (технічними) засобами. Тут при використанні мікропроцесора число корпусів мікросхем значно зменшується. Крім того, з’являється можливість надати цим пристроям нових функцій, реалізація яких при „жорсткій” логіці роботи була недоцільною, бо суттєво ускладнювалися як самі пристрої, так і процес їх виготовлення та налагодження.
Мікропроцесор як елемент з програмованою логікою роботи, тобто такий що змінює свої робочі функції під дією зовнішніх сигналів (команд), вимагає для забезпечення своєї роботи інших елементів, зокрема, елементів пам’яті (які будуть побудовані на розрахунковій роботі), в яких би зберігалися команди, адреси та дані, а також технічних засобів, призначених для узгодження роботи мікропроцесора з іншими елементами пристрою чи системи. Всі необхідні засоби виконуються у вигляді мікросхем, які можуть входити до складу відповідних мікропроцесорних комплектів тієї чи іншої серії.
Використання мікропроцесора для побудови пристрою чи системи призводить до того, що структура пристрою стає універсальною. Крім цього, мікропроцесор надає пристроєві гнучкості, яка полягає в тому, що зміна функції пристрою досягається зміною програми, яка записана в його пам’яті, а простіше – заміною одного елемента пам’яті (з старою програмою) іншим елементом (де записана нова програма).
Проектування пристроїв на основі того чи іншого мікропроцесора має свої особливості. Однак вважається, що для розуміння та успішного розуміння і успішного освоєння основних принципів використання мікропроцесора, для побудови технічних пристроїв достатньо навчитися використовувати мікропроцесор якогось одного типу, і бажано одної фірми.
Мікропроцесори фірми Intel не є самим найкращим рішенням для побудови комп’ютерних мікропроцесорних систем, але завдяки тому, що кожна наступна модель мікропроцесора містить набір команд попередньої моделі мікропроцесора та добавленні нові команди, таким чином вони дістали саме найбільше розповсюдження в світі. Поряд з Intel аналогічні мікропроцесори випускаються і іншими фірмами: такими як – AMD, Texas Instruments, Cyrix, NexGen, Motorola та іншими. Багато хто з низ відрізняється не тільки кількістю елементів на кристалі але і семантикою команд, архітектурою.
Цифро-аналоговим перетворювачем (ЦАП) називають пристрій, що генерують вихідну аналогову величину, яка відповідає цифровому коду, що поступає на вхід перетворювача. Цифро-аналогові перетворювачі використовуються для узгодження ЕОМ з аналоговими пристроями.
Дана курсова робота присвячена розробці ЦФ по заданому рівнянню. Її виконання поділено на етапи, кожен з яких висвітлює ту частину реалізації, яка описується.
1. Синтез аналогової схеми фільтру
Під час побудови мікропроцесорних пристроїв та систем автоматики часто виникає необхідність розв’язувати задачі, пов’язані з проектуванням та розробкою засобів перетворення аналогових сигналів, оскільки вихідні сигнали сенсорів в своїй більшості є аналоговими.
Крім того, не менш важливими є проблеми аналогово-цифрового перетворення сигналів. До складу МПП входять засоби перетворення та обробки не тільки цифрових, але й аналогових сигналів та аналогово-цифрового перетворення.
Фізичні величини, такі як сила, тиск, температура та інші, що є об’єктом контролю та регулювання, за допомогою відповідних сенсорів перетворюються у відповідні сигнали. Вихідні сигнали сенсорів дуже часто є сигналами низького рівня, крім того, вони є аналоговими величинами, тому їх попередньо підсилюють та виконують аналогово-цифрове перетворення.
Пристрій, що реалізується на основі певної функціональної залежності перетворення вхідного аналогового сигналу у аналоговий вихідний сигнал – називають аналоговим фільтром. Передавальна характеристика аналогового фільтру забезпечує відповідні амплітудно-частотні та фазово частотні залежності, що визначає тип фільтру.
Цифровий фільтр може бути реалізований як апаратурно, так і програмно. При апаратурній реалізації необхідними схемними елементами є перемножувачі, суматори і елементи затримки.
Задано рівняння автоматичного регулювання вхідного x(t) та вихідного y(t) сигналів:
(1.1)
EMBED Equation.3
(1.2)
EMBED Equation.3
де x(t) – вхідний аналоговий сигнал, y(t) – вихідний сигнал, τ1, τ2 – сталі коефіцієнти константи.
Схема 1. Фільтр на активних елементах
Інтеграл реалізовано на основі ОП1, суматор на основі ОП6, інвертор на основі ОП3, ОП4, ОП8, диференціатор на основі ОП2, ОП5, ОП7.
Коефіцієнти визначаються відношенням аналогових елементів.
(1.3)
EMBED Equation.3
(1.5)
(1.4)
EMBED Equation.3
(1.6)
EMBED Equation.3
EMBED Equation.3
(1.7)
EMBED Equation.3 EMBED Equation.3
(1.8)
EMBED Equation.3
2. Синтез структурної схеми цифрового фільтра
Кожний неперервний сигнал, що представляється змінною в часі напругою, характеризується своїм спектром частот. Будь-яка частота або полоса частот може бути посилена, послаблена, виключена або виділена фільтрацією. Фільтрація – це процес зміни спектра частот сигналу. Прикладом фільтрації сигналів може служити виключення шумів, викликаних недосконалістю каналів передачі, розділення двох або більше сигналів, спеціально змішаних для збільшення пропускної здатності каналу зв’язку, демодуляція сигналів. Будь-який неперервний сигнал, спектр якого обмежений верхніми частотами, може бути представлений у вигляді послідовності своїх значень, що розділені один від одного проміжками часу .
(2.1)
EMBED Equation.3 EMBED Equation.3
(2.2)
EMBED Equation.3
(2.3)
EMBED Equation.3
(2.4)
EMBED Equation.3
Тоді:
(2.5)
EMBED Equation.3 EMBED Equation.3
Отже, рівняння цифрового фільтру набуває вигляду:
(2.6)
EMBED Equation.3
У рівнянні в правій частинні присутній елемент yn-1 тому це рівняння є рекурсивним.
Цифровий фільтр може бути реалізований як апаратно так і програмно. При апаратній розробці необхідними схемними елементами є вузли, що реалізують перемножувачі, суматори і елементи затримки.
SHAPE \* MERGEFORMAT Х
Д
Х
EMBED Equation.3
а
b
Д
Х
d
Xn
Yn
Д
Х
с
Схема 3. Структурна схема реалізації рівняння цифрового фільтра
де Д – елемент затримки, Х елемент множення, ∑ – суматор
3. Вибір і обґрунтування типу АЦП і ЦАП
У відповідності з критеріями даної роботи розрядність АЦП має бути 8 біт, а ЦАП 8 біт. Критерієм вибору АЦП і ЦАП (крім розрядності) можуть бути наступні параметри:
Час перетворення – визначається інтервалом часу від моменту досягнення вихідного сигналу до моменту подачі цифрового сигналу до моменту досягнення вихідним сигналом встановленого значення;
Похибка перетворення – найбільше значення відхилення значення аналогового сигналу від розрахункового;
Нелінійність – максимальне відхилення лінійно наростаючої напруги від прямої лінії, яка з’єднує точку нуля і максимального вихідного сигналу.
3.1. Вибір типу АЦП
Перетворення аналогового сигналу в цифровий здійснюється за допомогою АЦП і представляє собою вимірювальний процес, який полягає в порівнянні аналогового сигналу з еталонною напругою, значення якої відомо наперед з великою точністю. В результаті цього неперервне значення сигналу замінюється найближчим еталонним значенням напруги, іншими словами, відбувається процес квантування по рівню.
Відомості про АЦП, які можуть бути використані в даній курсовій роботі, наведені в таблиці 1:
Таблиця 1
(n - кількість двійкових розрядів; EMBED Equation.3- час перетворення; m - кількість виводів мікросхеми)
Мікросхема К572ПВ4 належить до мікроелектронної системи збору даних .
Досягнення в області розвитку мікроелектронних ЦАП і АЦП дозволяють створювати на їхній основі складні багатофункціональні, високонадійні, прецизійні перетворювальні системи, які широко використовуються при цифровій обробці сигналів. Перспективними, з цієї точки зору, є розробки ВІС і НВІС систем збору, обробки і розподілу даних, призначених для нормалізації сигналу, перетворення його в цифрову форму, введення даних у МП або мікро-ЕВМ, їх обробки і представлення у відновленому виді.
За останні роки створено кілька типів напівпровідникових СВІС перетворювальних систем серій К572, К1813.
Мікросхема К572ПВ4 аналого-цифрового перетворення (АЦП) даних призначена для перетворення аналогових сигналів, що надходять по восьми паралельних каналах, у цифровий код з наступним його збереженням в ОЗП і зчитуванням МП у режимі прямого доступу до пам'яті. Мікросхема АЦП К572ПВ4 виготовлена за КМОП технологією. Часові діаграми вхідних і вихідних сигналів зображені на схемі 4.
Система збору даних забезпечує безпосереднє сполучення з МП, що мають як роздільні, так і загальні шини адрес і даних. Керування К572ПВ4 здійснюється від МП логічними сигналами ТТЛ і КМОП рівнів. Режим прямого доступу до пам'яті реалізується відповідно до алгоритму послідовної обробки аналогових сигналів по восьми незалежних входах.
Схема 4. Часові діаграми вхідних і вихідних сигналів АЦП
Схема 5. Функціональна електрична схема АЦП
Схема 6. Принципова електрична схема АЦП КР572ПВ4
Нумерація і призначення виводів мікросхеми КР572ПВ4,електричну схему якої показано на схемі 6:
1 – вихід мультиплексора В; 2-9 — входи мультиплексора 0 (AIN7) — 7 (AINO);
10 — опорна напруга UREF1;
11— опорна напруга UREF2;
12 — вибір каналу і початок перетворення STAТ;
13 — вхід керування зчитуванням даних ОЗП CS;
14 — загальний вивід 0;
15 — вхід тактових імпульсів CLK;
16 — вхід керування при звертанні до ОЗП ALE;
17-19 — адресні входи АО-А2;
20 — цифровий вихід 8 (СР) (DВ7);
21—26 — цифрові виходи 2-7 (DВ6)—2 DВ1);
27 — цифровий вихід 1 (МР) (DВ0);
28 — напруга джерела живлення Ucc
Мікросхема К572ПВ4 забезпечує стабільну роботу при напрузі живлення Ucc =5 В ±5% у наступних режимах:
однополярному (позитивної полярності) з зміною вхідного, напруги в діапазоні від 0 до 2,5 В призначеннях UREF1=2,5 В і UREF2=0,
однополярному (негативної полярності) зі зміною вхідної напруги в діапазоні від
-2,5 В до 0 при значеннях UREFl = 0 і UREF2= - 2,5 В;
біполярному зі зміною вхідних напруг у діапазоні від — 1,25 В до 1,25 В при значеннях UREF1 = 1,25 В и UREF2 = — 1,25В.
Функціональну схему АЦП К572ПВ4 показано на схемі 5. В його всклад входять аналоговий мультиплексор (АМП) для переключення вхідних каналів, сам АЦП, внутрішня пам‘ять (ВОЗП) об’ємом 64 біти (організація 8 × 8) для збереження результатів перетворення по кожному з каналів, вихідний буфер (БР) з трьома станами, схема управління (СУ) з послідовним опитуванням каналів, фіксацією адреси, записом і зчитуванням інформації
Схема 7. Схема підключення АЦП до МПС
По заданому алгоритмі мікросхема К572ПВ4 робить послідовне опитування і вибір каналу з наступним перетворенням вхідної напруги. Перераховані операції здійснюються за подачею сигналу STAT (вивід 12). Цей сигнал у випадку роботи з нульового каналу більшу частину періоду перетворення представляє логічним 0.
Протягом усього періоду перетворення, рівного сумі часів tc – часу перетворення для кожного з восьми каналів, цифрова інформація зберігається в ВОЗП. Це забезпечує прямий доступ до пам’яті АЦП у кожній з моментів часу. Наступна зміна даних у ВОЗП відбувається наприкінці кожного циклу, перетворення, причому тільки в стовпці, що відповідає номеру опитуваного каналу. Запис інформації в ВОЗП проводиться по сигналу WR, а зчитування – по сигналу RD.
Адреса вибору каналу визначається у відповідності, зі значенням цифрового коду, записаного в адресні шини А0- А2 (виходи 17—19).
При звертанні до ВОЗП дані про стан адресних шин А2 — А0 надходять у регістр адреси АЦП при високому рівні логічного сигналу ALE (вивід 16) і фіксується при його нульовому рівні.
Зчитування цифрової інформації ВОЗП на вихідну 8-розрядну шину здійснюється при подачі на вхід CS (вивід 13) сигналу логічний 0, після чого комірки буферного регістра переходять зі стану високогоімпедансного в провідний стан. Аналого-цифровий пристрій здатний обмінюватися цифровою інформацією з КМОП і ТТЛ (малопотужними) ВІС і МП.
При частоті послідовностей тактових імпульсів на вході CLK (вивід 15) 1.6 МГц., яка співпадає по значенню з частотою перетворення, то час tпр АЦП не перевищує 25 мкс. на канал.
Для вибору відповідного режиму роботи АЦП непотрібно спеціальних сигналів керування, так як режим забезпечується комбінацією значень UREF1 і UREF2. При чому, значення які подаються в діапазоні від -2.5 до +2.5 визначають мінімальне та максимальне значення вхідного сигналу для перетворення.
Зміні вхідної аналогової напруги UIRN у межах від 0 до 2,5 В і від -2,5 В до 0 відповідає зміна вихідного коду від 00...00 до 11...11.
У біполярному режимі роботи СР вихідного коду стає знаковим.
Зміні UIRN у межах від -1,25 до 1,25В відповідає зміна вихідного коду від 00..00 до 11.. 11. Тобто це є прямий знаковий код додатне значення (+) рівне від 00..00 до 01..11, а від’ємне (-) від 10..00 до 11.11.
3.2. Вибір ЦАП
Згідно варіанту, необхідно використати 8-розрядний ЦАП.
Основні параметри мікросхеми ЦАП:
Таблиця 2
(n – кількість двійкових розрядів, tпер. – час перетворення, m – кількість виводів мікросхеми)
Мікросхема швидкодіючого 8-мирозрядного ЦАП КП18ПА1 призначена для перетворення паралельного двiйкового коду в струм і сумісна з ЭСЛ ЦІС. Вона застосовується в системах обробки високочастотних сигналів, системах збору й обробки даних, вимірювальної і телевізійній техніці, пристроях вводу-виводу ЕОМ і ін.
Схема 8. Принципова електрична схема ЦАП К1118ПА1
Нумерація і призначення виводів мікросхеми К1118ПА1, електричну принципову схему якої показано на схемі 8:
1— цифровий вхід 8 (МР);
2—7 — цифрові входи 7—2;
8 — цифровий вхід 1 (СР);
9 — напруга джерела живлення Ucc;
10 — що інвертує вхід підсилювача Ку;
11 — корекція підсилювача;
12 — опорна напруга UREF;
13 — незадіяний вивід;
14 — вихід;
15 — вихід що доповнює;
16 — загальний.
Номінальне значення напруги джерела живлення для ЦАП К1118ПА1 Ucc = —5,2 В, а його припустимі відхилення можуть знаходитися в межах ±5%. Амплітуда напруг пульсації не повинна перевищувати 65 мВ. Номінальне значення опорної напруги UREF складає 10,56 В при стабільності ±1 %, а амплітуда пульсацій не перевищує 5 мВ.
На схемі 9 можна побачити приклад включення ЦАП К1118ПА1 для роботи від ТТЛ сигналів керування. В якості перетворювачів рівня використані D1 і D2 (ІС К500ПУ124 ). Резистори R1 і R2, які під’єднані до джерела напруги зміщення 5В і виходу ЦАП, забезпечує діапазон UORN від -1 В до 1В.
EMBED Visio.Drawing.11
Схема 9. Принципова електрична схема підключення ЦАП для роботи з ТТЛ логікою
В режимі перетворення вхідного коду в напругу необхідно слідкувати, щоб при любому коді, вихідна напруга (на резисторах навантаження) не виходила за межі –1.3 і 2.5В.
Схема 10. Схема підключення ЦАП до МПС
3.3. Структура представлення даних
Структура даних, які входять в рівняння цифрового фільтра, визначається коефіцієнтами рівняння і заданою розрядністю АЦП.
Вхідний сигнал є біполярним , розрядність АЦП дорівнює 8. Тоді, результат перетворення АЦП в залежності від вхідного сигналу подано у вигляді таблиці 3:
Таблиця 3
Для двополярної вхідної напруги Uxn матиме залежність з вихідним кодом АЦП xn
Uxn = Uxmax(xn/27 -1).
Результат перетворення 8 - розрядного блоку ЦАП в залежності від цифрового коду yn вихідної напруги Uyn подано у вигляді таблиці 4.
Таблиця 4
Підставимо залежності у рівняння цифрового фільтра :
(3.3.1)
(3.3.2)
(3.3.3)
Uymax yn /28 = a × Uxmax xn/28 + b × Uxmax xn-1/28 + c × Uymax yn-1/28,
(Uymax/Uxmax )yn = a × xn + b × xn-1 + c ×(Uymax/Uxmax )yn-1,
yn = a × (Uxmax/Uymax ) xn + b × (Uxmax/Uymax )xn-1 +c × yn-1.
Коефіцієнти цифрового фільтру при xn, xn-1 залежать від співвідношення напруг (Uymax/Uxmax ) на вході АЦП і виході ЦАП даного МПП. Тому при аналізі структури даних ми вибирати перетворювачі з електричними параметрами (Uymax/Uxmax ) = 1.
Згідно завдання розрядність вхідного сигналу є рівною 8, тому що така розрядність АЦП, тобто для представлення xn і xn-1 потрібно 1 байт . Оскільки сигнал є двополярним, то один біт знаковий (7-й). Визначимо скільки розрядів займатиме результат yn. Для заданого рівняння у вигляді (2.4), або (2.8) де коефіцієнти:
(3.3.7)
(3.3.6)
(3.3.5)
(3.3.4)
EMBED Equation.3 EMBED Equation.3
Оцінимо значення коефіцієнтів:
(3.3.8)
ymax = a × xmax + b × xmіn + с× уmax
(3.3.9)
EMBED Equation.3
0 < а < 1; -1 < b < 0; 0 < c < 1; 0 < d < 1;
Всі значення коефіцієнтів будуть меншими одиниці, при значеннях τ1, τ2 меншими одиниці. Тому ymax > xmax.
Отже, для коефіцієнтів треба 8 розрядів (8-мий відповідає за знак коефіцієнта). В свою добутки а × xn, b × xn-1, c × yn-1 відводимо по 16 розрядів тому що добуток 8-ми розрядного і 8-ми розрядного чисел не перевищує 16 розрядів.
Отже, максимальне значення yn буде 18 розрядів, тому що максимальна сума трьох 16-ти розрядних чисел не перевищує число в 18 розрядів. А так як в мене ЦАП 8-ми розрядний то виводиться лише 8 старших розрядів, а решта 10 неінформативні. Це пов’язано з тим, що в процесі мікропроцесорної обробки накопичуються похибки квантування АЦП, похибки округлення арифметичних операцій, похибки трансформацій та інші, які не доцільно відтворювати на виході ЦАП. Тому перед записом в ОЗП ми зсуваємо значення yn вправо на 10 розрядів. І ми дістаємо 8 старших розрядів.
Дані представляються у вигляді послідовності комірок пам’яті, щоб краще зрозуміти їх розміщення в оперативній пам’яті, це показано на схемі 11.
Схема 11. Структура представлення даних
Дані розташовуються в пам’яті по 8 комірок, по одному байту. В значенні вхідних і вихідних даних 7-а комірка відповідає за знак.
Отже одержана структура представлення даних визначає формати виконання арифметичних операцій в обчисленні вихідного значення цифрового фільтра. Знаходження добутків 8-ми розрядних чисел і сум 16-ти розрядних чисел.
4. Структурна схема та алгоритм функціонування МПП
4.1. Опис структурної схеми МПП
Мікропроцесорний пристрій має типову структуру в яку входять різні пристрої: мікропроцесор, системний контролер, генератор тактових імпульсів та системна шина, до складу якої входять: шина адрес, шина даних і шина керування. До системної шини, роботою якої керує мікропроцесор, під’єднується внутрішня пам’ять (ПЗП та ОЗП) та інтерфейс пристроїв вводу–виводу (часто його називають контролером вводу–виводу), який здійснює інформаційне узгодження системної шини з периферійними або, як ще кажуть, зовнішніми пристроями (дисплей, принтер, клавіатура, АЦП, ЦАП та інші). Структурну схему МПП показано на схемі 12.
Схема 12. Структурна схема МПП
На схемі 12 присутні такі елементи:
ГТІ – Генератор тактових імпульсів КР580ГФ24;
МП – Мікропроцесор КР580ВМ80;
ШФ – Шинний формувач КР5809ВА86;
ША – Шина адрес, 16-ти розрядна;
ШД – Шина даних, 8-ми розрядна;
ШК – Шина керування, 12-ти розрядна;
СК – Системний контролер КР580ВК28;
DA – Дешифратор адреси;
ОЗП – Оперативний запам’ятовуючий пристрій КР541РУ2А;
ПЗП постійний запам’ятовуючий пристрій;
ППІ – Паралельний програмований інтерфейс КР580ВВ55;
АЦП – Аналогово–цифровий перетворювач К572ПВ4;
ЦАП – Цифро–аналоговий перетворювач К11118ПА1;
ГТІ – в складі МПП призначений для синхронізації дій, які виконуються МП у певній послідовності. Генератор формує дві послідовності тактових імпульсів амплітудою 12В, які називаються F1 та F2. Крім формування послідовностей імпульсів F1 та F2 на ГТІ покладено ряд інших функцій, таких як синхроімпульсів F1ТТЛ та F2ТТЛ рівнів ТТЛ для синхронізації зовнішніх кіл, формування і синхронізації сигналів READY та RESET.
МП – э основою будь-якого комп’ютера чи МПС, який здійснює потрібне перетворення інформації, керує процесом цього перетворення та роботою всіх компонентів, забезпечує передачу інформації між окремими компонентами пристрою чи системи, а також між пристроєм та зовнішніми елементами. Особливістю самого МП як пристою з програмованою логікою полягає у підпорядкуванні його структури програмі. Це означає, що функції, які реалізує МП, визначаються не стільки його структурою, скільки послідовністю команд, тобто керуючих інструкцій чи директив, що надходять з пам’яті на входи МП. Зміною цієї послідовності змінюється функція, яку виконує МП.
ПЗП – призначений для постійного зберігання потрібних даних і програм. У випадку даного цифрового фільтру він зберігає програму, за якою працює цифровий фільтр, а також постійні коефіцієнти.
ОЗП – служить для тимчасового зберігання інформації, потрібної для розрахунків – проміжних результатів, вхідних та вихідних даних.
СК – служить для буферизації шини даних та запам’ятовування слова стану і формування на його основі керуючих сигналів, який видається на початку кожного машинного циклу на шину даних.
ППІ – дозволяє добитися спряження пристроїв вводу–виводу з ШД МПП за допомогою інтерфейсних портів. Ці порти являють собою запам’ятовуючі регістри або комірки пам’яті з логічними схемами керування завантаження інформації.
АЦП – перетворює вхідний сигнал (однополярний або двополярний) в бінарний код, в відповідності від своєї схеми включення.
ЦАП – перетворює вхідний бінарний код в вихідний сигнал (в залежності від схеми включення в однополярний чи двополярний).
АВП – подає сигнал на переривання і при режимі дозволеному на переривання мікропроцесора формує на виході код команди RST N.
Для реалізації МПП необхідні елементи наведені в таблиці 5.
Таблиця 5.
4.2. Розподіл адресного простору
В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті (216), що визначається 16 - розрядною адресною шиною. Мікропроцесор КР580ВМ80 може здійснювати синхронний і асинхронний обмін інформацією за даними адресами з пам’яттю (ПЗП, ОЗП) та зовнішніми пристроями. При обробці інформації МП зчитує коди команд, операнди і записує одержаний вміст в регістри РЗК або виконує обмін інформації з пам’яттю та зовнішніми пристроями.
Можливі два підходи до організації звертання до пристроїв обміну інформації. Перший підхід використовує звертання до зовнішніх пристроїв, як до комірок пам’яті. Тобто, адресний простір, що відводиться для цих пристроїв включає 64К адрес. Однак, внаслідок повного вкладення адресного простору пристроїв вводу/виводу в простір адрес пам’яті, останнє пропорційно зменшується з збільшенням числа обслуговування зовнішніх пристроїв вводу/виводу. До переваг даного підходу можна віднести можливість використання різноманітних команд пересилання даних.
Інший підхід використовує роздільне керування пам’яттю і зовнішніми пристроями. Лише тільки дві команди IN і OUT, в цьому випадку, призначені для обміну інформації з зовнішніми пристроями. Так, як для цих команд адрес для зовнішнього пристрою 8-ми розрядний, то МП КР580ВМ80 може звертатись до 256 пристроїв вводу і виводу. При цьому адресний простір пам’яті буде максимальним (64К).
Схема 13. Розподіл простору адрес в МПП.
В даному завданні ОЗП є об’ємом 4К, а так щоб заадресувати такий об’єм пам’яті необхідно 12 ліній шини адрес ( початкова адреса 000h, кінцева адреса FFFh), то мною було прийнято рішення розбити умовно адресний простір для ПЗП та ОЗП так щоб коли на А15 (16-та лінія шини адрес) присутній сигнал низького рівня то звернення відбувалося до ПЗП, а при наявності сигналу високого рівня звертання відбувалося до ОЗП.
Крім ОЗП і ПЗП в даній МПС присутні такі пристрої як: ППІ (паралельний програмований інтерфейс) та КП (контролер переривань). Так як для ініціалізації їх, необхідно для кожного з них, необхідно записати відповідні керуючі слова то треба виділити адреси для кожного з цих пристроїв. Для того щоб не зменшувати адресний простір мікропроцесора, звернення до пристроїв вводу–виводу буде відбуватися за допомогою команд IN та OUT. За допомогою цих команд можна заадресувати 256 пристроїв вводу-виводу.
До ППІ необхідно підвести дві лінії шини адрес, комбінація значень на яких визначають порт, або РКС ППІ. Адреси портів ППІ вказані в таблиці 6.
Таблиця 6.
Схема 14. Функціональна схема дешифратора адреси ППІ
Дешифратор адреси ППІ зображено на схемі 14.
Лінії А2–А15 шини адрес йдуть до дешифратора адреси а решта А0–А1 йдуть до ППІ.
До контролера переривань треба підвести одну лінію шини адрес. Комбінація значення, на вході цієї лінії, і керуючих сигналів визначають внутрішній регістр, в який відбувається запис керуючого слова.
Таблиця 7.
Дешифратор адреси для контролера переривань показано на схемі 15.
Схема 15. Функціональна схема дешифратора адрес для КП
4.3. Алгоритм функціонування МПП
При одночасному включенні живлення -5В; +5В і 12В (або послідовно у вказаному порядку) і поступленні тактових імпульсів на мікропроцесор з генератора тактових інтервалів Всі регістри і прапорці МП встановлюються в довільні стани. Після цього подається з ГТІ на вхід RESET МП сигнал високого рівня тривалістю не менше 3 тактів - лічильник команд (PC), тригер дозволу переривання (вихід INTE), а також тригер підтвердження захоплення (вихід HLDA) скидаються, і мікропроцесор починає вибірку з пам’яті команд, розміщених з нульової адреси.
Ввід інформації з АЦП здійснюється в режимі переривань. При готовності даних формується сигнал переривання, в результаті чого МП переходить на підпрограму обробки даного переривання. Далі відбувається ввід інформації з АЦП. Введена інформація обробляється у відповідності до заданого рівняння і виводиться у вигляді аналогового сигналу через ЦАП.
В процесі обробки запиту на переривання, яке здійснюється подачею на вхід ІNT мікропроцесора логічної одиниці, мікропроцесор сигналом INTE=0 забороняє всі можливі запити на переривання. Далі виконується машинний цикл переривання , в якому видається керуюче слово з одиницями в INTA що означає підтвердження переривання, М1 – початок машинного циклу, W0 – запис або вихід, а MEMR=0 – читання з пам’яті. При цьому сигнал DBIN=1 означає прийом інформації з шини даних. Тобто мікропроцесор читає з шини даних деяку інформацію, що вибирається з пам’яті чи портів. В цей момент на ШД повинен бути встановлений код команди RST N. В нашому випадку RST 7.
Для RST7 код буде 11111111. Ця команда здійснює перехід на адресу 8*N. Для RST7 це дорівнює: 8*N=8*7=5610=38H=00111000В.
При переході на дану адресу в стек записується адреса повернення.
SHAPE \* MERGEFORMAT Початок
Ініціалізація пристроїв
Очищення регістрів
Ініціалізація змінних
Запуск АЦП
1
Схема 16.1. Алгоритм функціонування МПП
SHAPE \* MERGEFORMAT 1
Заборона на переривання від зовнішніх пристроїв
Обчислення рівняння із збереженням в yn
Вивід результату в ЦАП
із занесенням його в yn-1
Кінець
Зупинка мікропроцесора
Дозвіл на переривання від АЦП
ні
так
Затримка
Схема 16.2. Алгоритм функціонування МПП
SHAPE \* MERGEFORMAT Початок
Кінець
Зчитування з АЦП значення
Запис його в xn
Занесення xn xn-1 в xn-1 xn-2
Заборона переривань
Дозвіл на переривання
Збереження слова стану МП
Відновлення слова стану МП
Схема 17. Структура підпрограми обробки переривань
5. Загальна структура програми роботи МПП
Основна програма функціонує згідно алгоритму. Вона починається з ініціалізації мікросхеми КР580ВВ55 для обміну з ЦАП і АЦП. Після того АЦП встановлюється (після гашення) в режим перетворення вхідного сигналу.
org 100h
lxi SP, 8FFFh ; Ініціалізація стеку 10
mvi A, a ; \ 7
sta 8001h ; | 13
; | Запис в пам`ять
mvi A, b ; | 7
sta 8002h ; | 13
; |
mvi A, b ; | 7
sta 8003h ; | 13
; | коефіцієнтів А, В, С, D.
mvi A, c ; | 7
sta 8004h ; / 13
mvi A, 10110100b ; B4h ; Ініціалізація ППІ 7
out 03h ; 10
mvi A, 00000001b ; 01h ; Гашення АЦП 7
out 03h ; 10
mvi A, 00000000b ; 00h ; Початок Перетворення 7
out 03h ; 10
mvi A, 00000010b ; 01h ; Виведення даних з АЦП 7
out 03h ; 10
mvi A, 0h ; Обнулення А 7 =192
PT: ; Мітка РТ
di ; Заборона переривань 4
CALL obchs ; Виклик підпрограми обчислення значення 17
lda 8009h ; Завантаження вихідних даних yn 13
out 01h ; У ЦАП, через порт В ППІ 10
sta 8008h ; Збереження результату на місце попереднього результату yn-1
; 13
ei ; Дозвіл переривань 4
nop ; Затримка 4
jmp PT ; Перехід на мітку РТ (зациклення) 10 75
hlt
Головна програма виконується за 176 такти (ініціалізація) + 75 тактів (головна програма).
5.1. Опис програм вводу–виводу
Для того щоб підключити АЦП і ЦАП до мікропроцесорної системи (МПС) було використано паралельний програмований інтерфейс (ППІ) КР580ВВ55. ППІ буде за програмовано на перший режим. Порт А буде використовуватися для вводу інформації з АЦП, порт В буде використано для виводу інформації на ЦАП. Порт С (за винятком 0-го розряду, який буде використано для запуску перетворення в АЦП) не буде використовуватися. ППІ програмується за допомогою запису керуючого слова (КС) в регістр керуючого слова (РКС).
SHAPE \* MERGEFORMAT 1
0
1
1
0
1
01
0
Розряди С0-С3 програмуємо на вивід
Канал В програмуємо на ввід
Вибір режиму роботи 1
Розряди С4 – С7 програмуємо на вивід
Канал А програмується на ввід
Вибір режиму роботи 1
Ознака керуючого слова
Схема 18. Структура керуючого слова
Отже код програми що ініціює ППІ буде мати такий вигляд:
mvi A, 10110100b ; B4h ; Ініціалізація ППІ 7
out 03h ; 10
Далі необхідно здійснити ініціалізацію АЦП, а так як порт початку „перетворення-гашення” підключено до 0-вого розряду порта С. Тому щоб здійснити „гашення” треба вивести на 0-вмй розряд значення рівне 1, а потім здійснити запуск АЦП, записавшись нього значення рівне 0. Код ініціалізації АЦП наведено нижче:
mvi A, 00000001b ; 01h ; Гашення АЦП 7
out 03h ; 10
mvi A, 00000000b ; 00h ; Початок Перетворення 7
out 03h ; 10
Дані які прийшли на порт А ППІ від АЦП повинні за допомогою програми переривання зчитуватися і заноситися в ОЗП. Частина тексту підпрограми переривання наведена далі:
in 00h ; Зчитування даних з порта А 10
sta 8006h ; і занесення даних на місце xn 13
Повний текст підпрограми обробки переривання наведено далі:
Progint:
di ; Програмна заборона переривань 4
push psw ; Збереження в стек слово стану 11
lda 8006h ; Занесення xn-1 13
sta 8007h ; на місце xn-2 13
lda 8005h ; Занесення xn 13
sta 8006h ; на місце xn-1 13
in 00h ; Зчитування даних з порта А 10
sta 8005h ; і занесення даних на місце xn 13
pop psw ; Відновлення з стеку слова стану 10
ei ; Програмний дозвіл переривань 4
ret ; 10
Кількість тактів за яку виконується підпрограма рівна 95 тактам.
5.2. Опис підпрограми обробки інформації
Підпрограма обробки інформації буде викликатися при кожному повторенні головної програми. Тому обробка даних і видача їх на ЦАП буде відбуватися регулярно. В підпрограмі обробки переривань буде відбуватися множення двох знакових байтових даних, яка буде викликатися три рази, та сумування двобайтових чисел, яка буде викликатися два рази.
Підпрограма множення однобайтового числа на однобайтове:
Вхідні параметри: (D) – 1-ий множник, (Е) – 2-ий множник.
Вихідний параметр: (H,L) – результат дії множення.
MN:
push B ; 11
mov D, C ; 5
CALL bzmul ; виконання беззнакового 17
; множення 8*8=16; (H,L) - рез.
xra A ; обнулення А 4
ora H ; перевірка на нуль починаючи 4
ora L ; з старшого і до молодшого байтів 4
jz EX ; якщо рез. = 0 то вихід з підпрограми 10
mov A,E ; перевірка знаку 2-го множника 5
ral ; виділення знаку 4
jnc P1 ; якщо «1», то 10
CALL inv ; інверсія результату 17
P1:
mov A,C ; перевірка знаку 1-го множника 5
ral ; виділення знаку 4
jnc ; якщо «+»,то 10
CALL inv ; інверсія результату 17
EX:
pop B ; 10
ret ; 10
Дана підпрограма, разом із викликаною підпрограмою виконуватиметься 192 – 9226 такта, без виклику 147 тактів.
Підпрограма безпосереднього множення однобайтового на однобайтове число.
Вхідні параметри: (С) – 1-ий множник, (Е) – 2-ий множник.
Вихідний параметр: (H,L) – результат дії множення
bzmul:
LMN0:
dcr C ; 5
jz EXIT0 ; 10
dad D ; 10
jmp LMN0 ; 10
EXIT0:
Ret ; 10
Дана підпрограма виконуватиметься приблизно за 45–8935 тактів, в залежності від величини чисел.
Підпрограма безпосереднього додавання двобайтового на двобайтове число.
Вхідні параметри: (D, E) – 1-ий доданок, (H, L) – 2-ий доданок.
Вихідний параметр: (H, L) – результат дії додавання
LADD:
sub A ; 4
mov A, E ; 5
adc L ; 4
mov E, A ; 5
mov A, D ; 5
adc H ; 4
mov D, A ; 5
mov A, H ; 5
rar ; 4
mov H, A ; 5
mov A, L ; 5
rar ; 4
mov L, A ; 5
EXT1:
ret ; 10
Дана підпрограма виконуватиметься за 63 тактів.
Підпрограма інверсії числа яке знаходиться в регістровій парі Н, і додає одиницю.
Вхідні параметри: (H, L) – число
Вихідні параметри: (H, L) – результат інверсії
inv:
mov A, H ; \ ; 5
cma ; | ; 4
mov H, A ; | Інверсія числа ; 5
mov A, L ; | ; 5
cma ; | ; 4
mov L, A ; / ; 5
mov A, L ; \ ; 5
adi A, 1 ; | ; 7
mov L, A ; | Додавання одиниці ; 5
mov A, H ; | ; 5
aci 0 ; | ; 7
mov H, A ; / ; 5
ret ; 10
Підпрограма виконується за 72 такта.
Під програма обробки інформації виконує перетворення вхідного сигналу xn відповідно до заданої залежності, тобто по рівнянню 2.4, в вихідний сигнал yn. Дана підпрограма тричі викликає підпрограму знакового множення і тричі викликає підпрограму додавання двобайтових чисел.
OBCHS:
lda 8001h ; a 13
mov C, A 5
lda 8005h ; xn 13
mov E, A 5
CALL MN ; a*xn 17
mov B, H 5
mov C, L 5
lda 8002h ; b 13
mov C, A 5
lda 8006h ; xn-1 13
mov E, A 5
CALL MN ; b*xn-1 17
mov D, B 5
mov E, C 5
CALL LADD ; "a*xn" + "b*xn-1" 17
mov B, H 5
mov C, L 5
lda 8003h ; c 13
mov D, A 5
lda 8007h ; xn-2 13
mov E, A 5
CALL MN ; c*xn-2 17
mov D, B 5
mov E, C 5
CALL LADD ; "a*xn + b*xn-1" + "c*xn-2" 17
mov B, H 5
mov C, L 5
lda 8004h ; c 13
mov D, A 5
lda 8008h ; yn-1 13
mov E, A 5
CALL MN ; c*yn-1 17
mov D, B 5
mov E, C 5
CALL LADD ; "a*xn + b*xn-1" + "c*xn-2" + "d*yn-1" 17
mov A, H 5
sta 8009h 13
ret 10
Дана підпрограма виконується (без викликів підпрограм) за 261 такт.
5.3.Оцінка верхньої фінітної частоти вхідного аналогового сигналу
Для визначення верхньої фінітної частоти, тобто значення максимальної частоти що може міститись в аналоговому вхідному сигналі, необхідно прорахувати максимальну кількість тактів при виконанні обміну і обробки інформації. Для цього, необхідно використати таблицю кількості тактів виконання конкретних підпрограм в написаній програмі. Така таблиця зображена в таблиці 8.
Таблиця 8.
На кількість викликів підпрограм, і кількість тактів за які виконується підпрограма залежать від коефіцієнтів a, b, c та значень вхідних xn, xn-1 і вихідних сигналів yn-1.
При визначенні загальної кількості тактів основного циклу програми, варто зауважити, що ряд підпрограм можуть викликатися декілька разів, тому в таблиці 8 треба це врахувати, визначаючи загальну кількість тактів.
На основі теореми про вибірки (дискретизації) визначається фінітна частота роботи МПП. Дана теорема в ряді випадків називається теоремою Котельникова, Шенона або Уіткера – в честь науковців, що її сформулювали і довели незалежно один від одного. Теорема стверджує можливість представлення аналогового сигналу дискретним рядом, отриманим від АЦП, у випадку виконання умови:
(5.3.1)
EMBED Equation.3
де f∆t – частота дискретизації; fmax – фінітна частота вхідного аналогового сигналу
При тактовій частоті роботи МП КР580ВМ80 рівній 2.5 МГц буде отримано тривалість виконання основного циклу програми:
(5.3.2)
EMBED Equation.3 ,
що відповідає частоті обміну і обробки інформації в МПП, яка рівна:
(5.3.3)
EMBED Equation.3
За теоремою про вибірки фінітна частота вхідного аналогового сигналу має бути в двічі меншою ніж f∆t, тобто:
(5.3.4)
EMBED Equation.3 EMBED Equation.3
(5.3.5)
(5.3.6)
(5.3.7)
Отже, МПП ефективно з великою достовірністю проводить перетворення за функціональною залежністю, аналогові сигнали з верхньою частотою рівною значенню fmax. Підставивши у ці рівняння максимальне значення, отримане з таблиці 8, було отримано такі результати:
EMBED Equation.3
6. Опис функціонального вузла
системний контролер з використанням КР580ВК28
Сигнали шини управління формуються на основі байта стану, який виводиться на початку кожного машинного циклу на ШД і запам’ятовується у зовнішньому регістрі та сигналів управління, що виводяться з мікропроцесора через виводи DBIN та EMBED Equation.3 .
Запам’ятований байт стану необхідно зберегти до того часу, поки через шину даних не надійде новий байт стану.
Для запам’ятовування та зберігання байта використовується регістр стану, який ще називається системним контролером. Як системний контролер можна використати різні інтегральні схеми регістрів або тригерів
Для спрощення технічних засобів, що дозволяють формувати схему управління МП, розроб...
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора