VHDL-опису та структурні описи у Verilog

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Інститут комп’ютерних технологій, автоматики та метрології

Факультет:

Комп’ютерні науки

Кафедра:

Кафедра електронних обчислювальних машин

Інформація про роботу

Рік:

2015

Тип роботи:

Лекція

Предмет:

Мови опису апаратних засобів

Група:

КН-1

Коротко про документ

Про що ця робота

Документ містить опис специфіки мов проектування апаратного забезпечення VHDL та Verilog. Розглядаються основні принципи побудови структурних описів.

У роботі розглядаються

VHDL
Verilog
Проектування апаратного забезпечення
Структурний опис
САПР

Зміст і розділи

VHDL-опису
Структурні описи у verilog

Для кого:Студенти технічних спеціальностей

Викладачі:Викладач кафедри

Ключові поняття

VHDLVerilogструктурний описмоделюваннясинтезапаратне забезпеченнялогічний елементкомпонентшинасигнал

Схожі матеріали

Відповіді до теоретичних питань 1 - 30 Переглянути → Лекції з дисципліни Програмування мовою С Переглянути → Тиристори: загальні відомості Переглянути → Питання до державного екзамену зі спеціальності «Комп'ютерні науки» Переглянути → Перелік питань до державного іспиту за напрямом Радіотехніка Переглянути → Математичні операції та вирази програми MathCAD Переглянути →

Частина тексту файла (без зображень, графіків і формул):

VHDL-опису Структурні описи у Verilog.

Лекція Мови опису апаратних засобів

Допоможи студентському архіву