Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
Електроніка
Кафедра:
Автоматики
Інформація про роботу
Рік:
2003
Тип роботи:
Методичні вказівки
Предмет:
Електронні обчислювальні машини
Частина тексту файла (без зображень, графіків і формул):
Національний університет “Львівська політехніка”
Інститут комп’ютерної техніки, автоматики та метрології
Кафедра “Електронні обчислювальні машини”
Методичні вказівки до практичних робіт з курсу “Комп’ютерна електроніка”
Львів – 2003
Методичні вказівки до практичних робіт складені у відповідності до освітньо-професійної програми Галузевого стандарту вищої освіти напряму 0915 “Комп’ютерна інженерія”.
Методичні вказівки до практичних робіт з “Комп’ютерної електроніки” складені доцентом Лавровим Геннадієм Миколайовичем та старшим викладачем Паньківим Русланом Степановичем.
___ травня 2003 року __________________
Методичні вказівки до практичних робіт обговорені та схвалені на засіданні кафедри електронних обчислювальних машин.
Протокол №__ від “___” _______ 2003 р.
Завідувач кафедри електронних
обчислювальних машин ___________________ проф., д.т.н. Мельник А.О.
Методичні вказівки до практичних робіт обговорені та схвалені на засіданні методичної комісії базового напряму 0915 “Комп’ютерна інженерія”.
Протокол №__ від ___ червня 2003 р.
Вступ
При всій різноманітності математичних операцій, що виконують сучасні комп’ютери, основу опису функціонування обчислювальних пристроїв становлять достаньо прості положення алгебри логіки, або булевої алгебри. В булевій алгебрі змінні та їх функції є бінарними, тобто вони можуть приймати тільки два значення — 0 та 1. Над змінними можуть виконуватися три основні операції: логічне додавання (кон’юнкція), логічне множення (диз’юнкція) та логічне заперечення (інвертування), що відповідає простим логічним функціям АБО, І та НІ. Для реалізації логічних функцій використовуються відповідні логічні схеми.
Логічні схеми працюють з сигналами напруги, рівні яких відповідають значенням бінарних операндів. При цьому, як правило, за значення логічної одиниці прийнятий високий, додатній потенціал, а за значення логічного нуля — низький, нульовий потенціал. Очевидно, що до складу логічних схем повинні входити елементи, що мають два стійких стани, один з яких відповідає одиниці, а інший — нулю. Цій вимозі задовільняють напівпровідникові діоди та транзистори (в дискретному або інтегральному виконанні), які найбільш часто використовуються в логічних схемах.
Виконання практичних робіт
Практичні роботи з курсу “Комп’ютерної електроніки” полягають в дослідження особливостей реалізації цифрових логічніх вузлів на різній елементній базі, а саме, на основі напівпровідникових діодів, біполярних та польових транзистрів. Кожен студент згідно власного варіанту отримує логічну функцію чотирьох змінних F(x4, x3, x2, x1), яка приймає одиничне значення на вказаних наборах. Номер варіанту — порядковий номер прізвища студента у списку групи, який веде керівник практичних робіт. Варіанти індивідуального завдання приведені у табл. 1.
Таблиця 1
№ варіанта
Одиничні набори (x4, x3, x2, x1),
Опір допоміжних резисторів R
1
0, 1, 2, B, F
1 кОм
2
1, 2, 3, E, F
1 кОм
3
2, 3, 4, C, D
1 кОм
4
3, 4, 5, A, B
1 кОм
5
4, 5, 6, A, E
1,5 кОм
6
5, 6, 7, B, F
1,5 кОм
7
6, 7, 8, A, B
1,5 кОм
8
7, 8, 9, B, F
1,5 кОм
9
0, 1, 2, E, F
2 кОм
10
1, 2, 3, B, F
2 кОм
11
2, 3, 4, C, E
2 кОм
12
3, 4, 5, B, F
2 кОм
13
4, 5, 6, A, B
2,5 кОм
14
5, 6, 7, E, C
2,5 кОм
15
6, 7, 8, A, C
2,5 кОм
16
7, 8, 9, E, F
2,5 кОм
Задану функцію F(x4, x3, x2, x1) необхідно мінімізувати, записати в аналітичному вигляді (формулі) та синтезувати на основі відповідної елементної бази. Синтезовану логічну схему задати та промоделювати в симуляторі цифрових і аналогових схем Electronics WorkBench 5.12. При моделюванні схеми, вважати, що напруги вхідних сигналів високого та низького рівнів відповідають напрузі живлення та заземлення — +5 В та 0 В.
За допомогою віртуального вольтметра визначити (виміряти) напругу вихідного сигналу, яка відповідає значенню заданої логічної функції F(x4, x3, x2, x1). Отримані рівні логічних “0” або “1” вихідного сигналу при кожному наборі вхідних сигналів записати в таблицю істинності функції, реалізація якої досліджується.
У звіті з практичної роботи необхідно привести повну та мінімізовану диз’юнктивні форми заданої функції, її таблицю істинності та відповідні виміряні рівні вихідної напруги. Також потрібно навести принципову електричну схему реалізації функції на основі відповідних елементів. У висновку відзначити особливості реалізації заданої логічної функції F(x4, x3, x2, x1) на заданій елементій базі.
Теоретичні відомості до практичної роботи № 1 Реалізація логічних функцій на основі напівпровідникових діодів
Напівпровідниковим діодом називається пристрій з двома виводами, який містить один електронно-дирочний перехід. Найбільш широке застовування отримали кремнієві та германієві напівпровідникові діоди, а також діоди, що виконані на основі арсеніда галія. Виводи діода називаються анод та катод. Якщо до аноду прискласти високий потенціал (відносно катода), то опір напівпровідникового діода буде малим (одиниці – десятки Ом) і через нього буде протікати прямий струм значної величини. При цьому, на діоді виникає падіння рівня напруги, що приблизно рівне 0,6 В. В іншому випадку, якщо на аноді присутня напруга, потенціал якої менший, ніж потенціал катода, то опір напівпровідникового діода буде великим (сотні – тисячі кОм) і, відповідно, через нього практично не буде протікати струм.
За допомогою напівпровідникових діодів можна реалізувати тільки логічні функції АБО та І, для виконання логічного заперечення потрібно використовувати напівпровідникові транзистори. На рис. 1 приведено найпростіші логічні схеми, що реалізують, відповідно, операції логічного множення та додавання.
Рис. 1. Реалізація елементарних логічних функцій на основі напівпровідникових діодів: а) схема 2І; б) схема 2АБО.
На рис. 1а приведений двовходовий кон’юнктор, що виконаний на діодах D1 та D2, навантажувальний резистор R використовується для формування напруги вихідного сигналу. Якщо на входах схеми присутні вхідні сигнали Х1 та Х2 високих логічних рівнів, то діоди D1 та D2 будуть закриті і на виході схеми встановиться високий потенціал. Якщо на катоді хоча б одного діода буде низький логічний рівень, то відповідний діод відкриється, через нього буде проходити струм, який зумовить падіння напруги на резисторі R і на виході схеми встановиться низький логічний рівень. Таким чином, схема, що приведена на рис. 1а виконує логічне множення.
На рис. 1б приведений двовходовий диз’юнктор, який реалізований на діодах D1 та D2, навантажувальний резистор R використовується для формування напруги вихідного сигналу. Якщо на входах схеми присутні вхідні сигнали низьких логічних рівнів, то діоди D1 та D2 будуть закриті і на виході встановиться низький потенціал. Якщо на аноді хоча б одного діода буде високий логічний рівень, то відповідний діод відкриється, через нього буде проходити струм, який зумовить падіння напруги на резисторі R і на виході схеми встановиться високий логічний рівень. Таким чином, схема, що приведена на рис. 1а виконує логічне додавання.
Очевидно, що при необхідності реалізації логічних вентелів, які мають більшу кількість входів, потрібно використовувати додаткові паралельно включені діоди. Із збільшення кількості входів логічного елемента відповідно зростають струми через навантажувальні резистори R. Внаслідок цього, вихідні напруги високого та низького логічних рівнів зближуються між собою і наступні каскади логічної схеми не зможуть правильно розрізняти логічні рівні вхідних сигналів. Тому з метою забезпечення надійної правильної роботи логічних схем кількість входів елементарних логічних вентелів не перевищує 5.
Оскільки за допомогою напівпровідникових діодів не можливо реалізувати логічне заперечення, то при моделюванні в симуляторі Electronics WorkBench 5.12 заданої логічної функції F(x4, x3, x2, x1) потрібно використати допоміжні інвертори для формування інверсних значень вхідних операндів.
Наприклад, реалізувати двовходовий логічний елемент Виключне–АБО (сума по модулю 2, XOR), якщо опір кожного допоміжного резистора рівний 1 кОм.
1. В аналітичному вигляді функція виглядає наступним чином:
(1)
2. На рис. 6 приведена принципова схема, що синтезована на діодах.
Рис. 2. Принципова схема двовходового елемента Виключне–АБО, що реалізована на напівпровідникових діодах
3. Таблиця істиності та логічні рівні вихідного сигналу логічної схеми, що реалізована на діодах (рис. 2), приведені в табл. 2.
Таблиця 2.
№
Х2
Х1
F(X1,X2)
Вихідна напруга
1
0
0
0
0,13 В
2
0
1
1
2,24 В
3
1
0
1
2,25 В
4
1
1
0
0,13 В
Теоретичні відомості до практичної роботи № 2 Реалізація логічних функцій на основі біполярних транзисторів
Біполярним транзистором називається напівпровідниковий пристрій, який містить два pn–переходи, має не менше трьох виводів та здатний підсилювати потужність вхідного сигналу. В біполярних транзисторах використовуються носії заряду двох типів. Основним елементом транзистора є кристал кремнія або германія, в якому створені три області з різними типами провідностей, відповідно, розрізняють pnp– та npn–транзистори. Розрахунок схем на основі транзисторів pnp– та npn–типів однаковий, при цьому одноіменні напруги та струми мають протилежні знаки та напрямки, відповідно.
Внутрішня частина кристала напівпровідника, що розділяє p-n переходи, називається базою. Зовнішня область кристалу, через яку в базу вводяться (інжектуються) носії заряду, називається емітером, а відповідний прилеглий p-n перехід — емітерним. Інша зовнішня область, через яку з бази виводяться (екстрагуються) носії заряду, називається колектором, а відповідний прилеглий p-n перехід — колекторним.
В залежності від вивода транзистора, який вибраний спільним для вхідного та вихідного кола, використовуються три схеми включення транзистора в підсилювальному каскаді: із спільною базою (СБ), із спільним колектором (СК) та із спільним емітером (СЕ), які дозволяються підсилити, відповідно, напругу, струм та потужність (напругу і струм) вхідного сигналу. Для реалізації логічних функцій, в основному, використовують включення транзистора в ключовому режимі (схема із спільним емітером). При цьому, оскільки схема СЕ інвертує вхідний сигнал, то логічні функції реалізуються в інверсному вигляді.
На рис. 3 приведено логічні схеми логічних операцій, відповідно, заперечення, множення та додавання.
Рис. 3. Реалізація елементарних логічних функцій на основі біполярних транзисторів:а) схема НІ; б) схема 2І–НІ; в) схема 2АБО–НІ.
На рис. 3а приведена схема інвертора на основі біполярного транзистора Т та опору R. Якщо вхідний сигнал, який під’єднаний до бази транзистора Т, має низкий рівень, то транзистор Т закритий і через нього не проходить струм. При цьому, на виході схеми (на колекторі транзистора) встановиться високий потенціал шини живлення. В іншому випадку, якщо вхідний сигнал має високий потенціал, то в базу транзистора буде поступати вхідний струм і транзистор відкриється. При цьому, через колектор–емітер транзистора буде проходити значний струм, який зумовить падіння напруги на опорі. В результаті на виході встановиться низький потенціал, тобто схема, що приведена на рис. 3а, реалізує операцію логічного заперечення.
На рис. 3б приведена схема 2І–НІ, яка виконана на основі включених послідовно біполярних транзисторів Т1 та Т2 і опору R. Якщо вхідні сигнали одночасно мають високий потенціал, то в бази транзисторів буде поступати вхідний струм і транзистори Т1 та Т2 відкриються. При цьому, через відкриті транзистори Т1 та Т2 з колекторів на емітери буде проходити значний струм, який зумовить падіння напруги на опорі R. В результаті на виході схеми (на колекторі транзистора Т1) встановиться низький потенціал. В іншому випадку, якщо хоча б один вхідний сигнал, має низький рівень, то відповідний транзистор Т1 або Т2 закриється і через послідовно включені транзистори Т1 та Т2 не буде проходити струм, а на виході схеми встановиться високий потенціал шини живлення. Тобто схема, що приведена на рис. 3б, реалізує операцію логічного множення з інверсією.
На рис. 3в приведена схема 2АБО–НІ, яка виконана на основі паралельно включених біполярних транзисторів Т1 та Т2 і опору R. Якщо вхідні сигнали одночасно мають низький потенціал, то в бази транзисторів не буде поступати вхідний струм, транзистори Т1 та Т2 закриються і не будуть пропускати струм до загальної шини. В результаті на виході схеми (на об’єднаних колекторах транзисторів Т1 та Т2) встановиться високий потенціал шини живлення. В іншому випадку, якщо хоча б один вхідний сигнал, має високий рівень, то відповідний транзистор Т1 або Т2 відкриється і через нього з колектора на емітер буде проходити значний струм. При цьому, на виході схеми встановиться низький потенціал. Таким чином, схема приведена на рис. 3в реалізує операцію логічного додавання з інверсією.
Схема включення транзистора із спільним емітером має низький вхідний опір та сильно залежить від коливань внутрішніх параметрів транзистора. Для підвищення стабільності функціонування цифрових схем та забезпечення необхідних співвідношень між струмами транзисторів логічні схеми, що приведені на рис. 3 потрібно доповнити допоміжними резисторами. При моделюванні заданої комбінаційної схеми в Electronics Workbench необхідно використовувати струмозадаючі резистори, опори яких пропорційні між собою, як показано на рис. 4.
Рис. 4. Практична реалізація логічних функцій на основі біполярних транзисторів: а) схема НІ; б) схема 2І–НІ; в) схема 2АБО–НІ.
Наприклад, реалізувати двовходовий логічний елемент Виключне–АБО (сума по модулю 2, XOR), якщо опір допоміжного резистора рівний 1 кОм.
1. Аналітичний вираз заданої функції, який забезпечує мінімальні апаратні витрати при її реалізації на транзисторах:
(2)
2. На рис. 5 приведена принципова схема логічного елемента, яка синтезована на біполярних транзисторах.
Рис. 5. Принципова схема двовходового елемента Виключне–АБО, що реалізована на біполярних транзисторах
3. Логічні рівні вихідних сигналів комбінаційної схеми, що реалізована на біполярних транзисторахах (рис. 5), приведені в табл. 3.
Таблиця 3.
№
Х2
Х1
F(X1,X2)
Вихідна напруга
1
0
0
0
1,08 В
2
0
1
1
4,25 В
3
1
0
1
4,72 В
4
1
1
0
1,07 В
Теоретичні відомості до практичної роботи № 3 Реалізація логічних функцій на основі польових транзисторів
Польовим транзистором називається трьохелектродний напівпровідниковий пристрій, в якому струм утворюють основні носії заряду внаслідок дії провздовжного електричного поля, а керування величиною струму здійснюється за допомогою поперечного електричного поля, яке створюється напругою, що прикладена до керуючого електрода. Всі польові транзистори по конструктивним особливостям поділяються на дві групи:
а) польові транзистори з керуючим pn–переходом (канальні або уніполярні транзистори);
б) польові транзистори з ізольованим заслоном (МДН- або МОН-транзистори).
Через польові транзистори з керуючим pn–переходом при нульовому потенціалі на заслоні протікає найбільший струм стоку. Якщо до їх застону прикладається від’ємна різниця потенціалів, то стоковий струм зменшується і при певному її значенні транзистор закривається. Такі польові транзистори називаються нормально відкритими. Аналогічні властивості мають МОН-транзистори збідненого типу. На відміну від них, МОН-транзистори збагаченого типу закриваються, якщо на заслоні встановлюється нульовий потенціал. Тому їх називають нормально закритими. Через МОН-транзистор збагаченого типу протікає стоковий струм, якщо потенціал заслону перевищує певнє додатньє значення.
Логічні функції на польових транзисторах виконують тільки в складі цифрових інтегральних мікросхем. При цьому використовують польові транзистори МДН- або МОН-типу. Схемотехніка логічних елементів, реалізованих на польових транзисторах, подібна на структури елементів, що виконані на біполярних транзисторах, тільки замість навантажуючих резисторів використовують МОН-транзистори. Внаслідок цього спрощується технологія виготовлення інтегральних мікросхем, оскільки не потрібно додаткових технологічних операцій для створення дифузійних резисторів, а також збільшується густина розміщення компонентів. В логічних схемах на МОН-транзисторах відсутні додаткові елементи (діоди, конденсатори) в колах зв’язку між виходами та входами польових транзисторів.
На рис. 6 приведена схема інвертора на МОН-транзисторах.
Рис. 6. Інвертор на МОН-транзисторах: а) збагаченого типу; б) з навантажуючим МОН-транзистором збідненого типу.
На схемі, що приведена на рис. 6а, при подачі на вхід нульового або низькорівневого сигналу транзистор Т2 закривається, струм через навантажуючий транзистор Т1 зменшується і на вихід передається високий потенціал напруги живлення. Якщо до заслону транзистора Т2 прикладений високий потенціал, то опір його каналу падає і він відкривається. Внаслідок цього, через транзистор Т2 протікає значний стоковий струм, який зумовить формування на виході схемі напруги низького рівня. Таким чином, елемент на рис. 6а інвертує вхідний сигнал. Навантажуючий МОН-транзистор Т1 використовується в якості витокового повторювача, його крутизну вибирають значно меншою, ніж у вхідного транзистора Т2 для того, щоб отримати високий внутрішній опір.
В інверторі, який приведений на рис. 6а, в якості навантаження, опір якого лежить в межах 10...15 кОм, використовується МОН-транзистор Т1 збагаченого типу, який, як і вхідний транзистор Т2, є нормально закритим. Для того, щоб навантажувальний транзистор Т1 відкрився, на його заслін потрібно подати високу напругу Ud. Для того, щоб на виході схеми 6а встановилася висока напруга логічної одиниці, яка приблизно рівна напрузі живлення Uc, необхідно щоб додаткова напруга Ud перевищувала значення Uc мінімум на величину порогової напруги. Крім того, бажано мати від’ємну напругу Ub, для того щоб надійно закрити вхідні транзистори. Типові значення даних напруг живлення рівні Uc = +5 В, Ud = +12 В та Ub = –5 В. Для реалізації логічного додавання та множення використовують, відповідно, паралельне та послідовне включення функціональних транзисторів. Логічні елементи, що реалізовані на основі МОН-транзисторів n-типу і функціонують згідно розглянутих принципів, виготовлені по nМОН технології.
Значно спростити nМОН логічні елементи можна, якщо використати навантажувальний МОН-транзистор збідненого типу, в якому заслін і стік з’єднані (рис. 6б). При цьому не використовуються додаткові напруги живлення Ud та Ub, а також споживання струму мало залежить від величини напруги живлення.
Внаслідок удосконалення nМОН технології виготовлення інтегральних схем стала можливою реалізація логічних елементів тільки на нормально-закритих МОН транзисторах при використанні однієї напруги живлення. Відповідні базові логічні nМОН-елементи приведені на рис. 7.
Рис. 7. Реалізація елементарних логічних функцій на основі nМОН-транзисторів:а) схема НІ; б) схема 2І–НІ; в) схема 2АБО–НІ.
На рис. 7а приведена схема інвертора на основі польових n-канальних транзисторів Т1 і Т2. При цьому транзистор Т1 – навантажувальний, на його заслін постійно подається напруга живлення. Якщо вхідний сигнал, який подається на заслін транзистора Т2, має низький логічний рівень, то транзистор Т2 закриється і на вихід схеми через відкритий транзистор Т1 передається високий потенціал напруги живлення. В іншому випадку, якщо на заслон транзистора Т2 подається сигнал високого рівня, транзистор Т2 відкриється. Оскільки навантажувальний транзистор Т1 має більший вихідний опір, ніж функціональний транзистор Т2, то падіння напруги на ньому буде більшим, ніж на транзисторі Т2 і на виході елемента встановить низький логічний рівень. Таким чином, схема, що приведена на рис. 7а, реалізує операцію логічного заперечення.
На рис. 7б приведена схема 2І–НІ, яка виконана на основі навантажувального Т1 та двох функціональних Т2 і Т3 nМОН-транзисторів, що включені паралельно. Якщо вхідні сигнали одночасно мають високий логічний рівень, то транзистори Т3 та Т4 будуть відкриті і через них на вихід схеми поступить низький потенціал загальної шини. Якщо хоча б один вхідний сигнал прийме низький логічний рівень, то відповідний nМОН-транзистор Т2 або Т3 закриється і через послідовно включені функціональні транзистори не буде проходити струм. При цьому, на вихід елемента через відкритий навантажувальний транзистор Т1 поступить високий потенціал шини живлення. Таким чином, схема, що приведена на рис. 7б, реалізує операцію логічного множення з інверсією.
На рис. 7в приведена схема 2АБО–НІ, яка виконана на основі навантажувального Т1 та двох функціональних Т2 і Т3 nМОН-транзисторів, що включені паралельно. Якщо вхідні сигнали одночасно мають низький потенціал, то функціональні транзистори Т2 та Т3 будуть закриті, а на вихід схеми через відкритий навантажувальний транзистор Т1 поступить високий потенціал шини живлення. Якщо хоча б один вхідний сигнал прийме високий рівень, то відповідний nМОН-транзистор Т2 або Т3 відкриється і передасть на вихід елемента низький потенціал загальної шини. Таким чином, схема, що приведена на рис. 7в, реалізує операцію логічного додавання з інверсією.
Потрібно відмітити, що при реалізації мінімізованої логічної функції на біполярних та польових транзисторах потрібно враховувати, що логічні вентилі формують інверсне значення елементарних функцій (диз’юнкції та кон’юнкції), тому потрібно зробити додаткові перетворення мінімізованого аналітичного виразу функції.
Наприклад, реалізувати двовходовий логічний елемент Виключне–АБО (сума по модулю 2, XOR).
На рис. 8 приведена принципова схема логічного елемента, яка синтезована на nМОН транзисторах згідно виразу (2).
(2)
Рис. 8. Принципова схема двовходового елемента Виключне–АБО, що реалізована на nМОН-транзисторах.
2. Логічні рівні вихідних сигналів комбінаційної схеми, що реалізована на nМОН-транзисторах (рис. 8), приведені в табл. 4.
Таблиця 4.
№
Х2
Х1
F(X1,X2)
Вихідна напруга
1
0
0
0
1,45 В
2
0
1
1
3,53 В
3
1
0
1
3,65 В
4
1
1
0
1,47 В
Теоретичні відомості до практичної роботи № 4 Реалізація логічних функцій на основі компліментарних МОН-транзисторів
В процесі функціонування nМОН логічних схем, можливе протікання через логічні елементи наскрізних струмів від джерела живлення до загального проводу. З метою зменшення потужності, що споживається, бажано ліквідувати наскрізні стуми. Для цього потрібно, щоб навантажувальний транзистор Т1 відкривався та закривався у протифазі з функціональним транзистором Т2. Одним із способів реалізації цього є реалізація на кристалі як нормально-закритих, так і нормально-відкритих МОН-транзисторів (див. рис. 6б). При цьому технологія виготовлення логічних елементів потребує використання додаткових технологічних операцій для імплантації іонів.
Інший метод усунення наскрізних струмів полягає у використанні компліментарних (взаємодоповнюючих) МОН-транзисторів двох типів провідності. МОН-транзистор n-типу відкривається, якщо до його заслону прикладений високий потенціал, а для того щоб відкрився МОН-транзистор p-типу, до його заслону потрібно прикласти низький потенціал. Технологія виготовлення цифрових інтегральних мікросхем, при якій використовуються МОН-транзистори обох типів провідності, називається КМОН.
На рис. 9 приведені комбінаційні схеми, що виконані на компліментарних польових транзисторах та реалізують логічні функції заперечення, множення та додавання. На рис. 9а приведена схема інвертора на основі компліментарних польових транзисторів Т1 та Т2. Порогова напруга переключення обох транзисторів, як правило, становить 1,5 В. Якщо вхідний сигнал, який подається на об’єднані заслони транзисторів Т1 та Т2, має низький рівень, то n-канальний транзистор Т2 закриється, а p-канальний транзистор Т1 відкриється і через нього на вихід елемента передається високий потенціал шини живлення. В іншому випадку, якщо на об’єднані заслони транзисторів Т1 та Т2 подається сигнал високого рівня, то p-канальний транзистор Т1 закриється, а n-канальний транзистор Т2 відкриється і через нього на вихід елемента передається низький потенціал загальної шини. Таким чином, схема, що приведена на рис. 9а, реалізує операцію логічного заперечення.
Рис. 9. Реалізація логічних функцій на основі компліментарних МОН-транзисторів: а) схема НІ; б) схема 2І–НІ; в) схема 2АБО–НІ.
На рис. 9б приведена схема 2І–НІ, яка виконана на основі pМОН-транзисторів Т1 та Т2, що включені паралельно, та nМОН-транзисторів Т3 та Т4, що включені послідовно. Якщо вхідні сигнали одночасно мають високий потенціал, то p-канальні транзистори Т1 та Т2 будуть закриті, а n-канальні транзистори Т3 та Т4 будуть відкриті і через них на вихід схеми поступить низький потенціал загальної шини. Якщо хоча б один вхідний сигнал прийме низький рівень, то відповідний nМОН-транзистор Т3 або Т4 закриється і через послідовно включені n-канальні транзистори Т3 та Т4 не буде проходити струм. При цьому, відповідний pМОН-транзистор Т1 або Т2 відкриється і передасть на вихід схеми високий потенціал шини живлення. Таким чином, схема, що приведена на рис. 9б, реалізує операцію логічного множення з інверсією.
На рис. 9в приведена схема 2АБО–НІ, яка виконана на основі pМОН-транзисторів Т1 та Т2, що включені послідовно, та nМОН-транзисторів Т3 та Т4, що включені паралельно. Якщо вхідні сигнали одночасно мають низький потенціал, то n-канальні транзистори Т3 та Т4 будуть закриті, а p-канальні транзистори Т1 та Т2 будуть відкриті і через них на вихід схеми поступить високий потенціал шини живлення. Якщо хоча б один вхідний сигнал прийме високий рівень, то відповідний pМОН-транзистор Т1 або Т2 закриється і через послідовно включені p-канальні транзистори Т1 та Т2 не буде проходити струм. При цьому, відповідний nМОН-транзистор Т3 або Т4 відкриється і передасть на вихід схеми низький потенціал загальної шини. Таким чином, схема, що приведена на рис. 9в, реалізує операцію логічного додавання з інверсією.
Наприклад, реалізувати двовходовий логічний елемент Виключне–АБО (сума по модулю 2, XOR).
1. На рис. 10 приведена принципова схема логічного елемента, яка синтезована на КМОН транзисторах згідно виразу (2).
Рис. 10. Принципова схема двовходового елемента Виключне–АБО, що реалізована на КМОН транзисторах.
2. Логічні рівні вихідних сигналів комбінаційної схеми, що реалізована на КМОН-транзисторах (рис. 10), приведені в табл. 5.
Таблиця 5.
№
Х2
Х1
F(X1,X2)
Вихідна напруга
1
0
0
0
0,25 В
2
0
1
1
4,95 В
3
1
0
1
4,92 В
4
1
1
0
0,27 В
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора