Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Завдання
Предмет:
Інші
Частина тексту файла (без зображень, графіків і формул):
Завдання 2.3
Мінімізувати за “1” за допомогою карт Карно функції з завдання 2.2. Після мінімізації доповнити функції сполучними термами, підкреслити вирази для цих термів в аналітичному записі функції і позначити їх на картах Карно. Результат мінімізації повинен співпадати з одним із розв’язків, знайдених за допомогою методу Петрика.
a
/a
a
/a
b
X
1
X
1
X
1
/d
X
1
1
X
d
/b
X
1
X
X
1
1
X
X
X
/d
/c
c
/c
/c
c
/c
e
/e
f = /a/de b/de /abc cde /a/cd/e
Цей результат мінімізації методом карт Карно співпадає з мінімізованими функціями методом Квайна-Мак-Класкі-Петрика.
Завдання 2.4
Мінімізувати за “0” за допомогою карт Карно функції із завдання 2.2. Після чого доповнити їх сполучними термами, підкреслити вирази для цих термів в аналітичному записі функції і позначити їх на картах Карно.
a
/a
a
/a
b
X
X
0
X
0
/d
0
X
0
0
0
X
d
/b
X
X
0
0
X
0
0
0
X
X
0
X
0
/d
/c
c
/c
/c
c
/c
e
/e
f = a/e /bc/e a/ce a/b/d /a/c/d/e /a/cde
3. Синтез комбінаційних схем
3.1 Реалізувати функції, отримані в результаті виконання завдання 2.3, у базисі Буля.
На виході кожного елемента написати формулу сигналу, який даним елементом
реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході
кожного елемента схеми. Елементи можуть мати довільну кількість входів. Навести таблиці
істинності задіяних елементів.
Таблиця істинності:
/a/de
b/de
/abc
cde
/a/cd/e
f
00000
0
0
0
0
0
0
01010
0
0
0
0
1
1
11011
0
0
0
0
0
0
10101
0
0
0
0
0
0
11111
0
0
0
1
0
1
3.2 Реалізувати функції, отримані в результаті виконання завдання 2.3, у базисі Буля.
На виході кожного елемента написати формулу сигналу, який даним елементом
реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході
кожного елемента схеми. Усі елементи повинні мати не більше двох входів. Навести
таблиці істинності задіяних елементів.
Таблиця істинності:
/de
d/e
/ab
de
/a/c
/a/de
b/de
/abc
cde
/a/cd/e
/a/de v b/de
cde v /acd/e
/abc v cde v /acd/e
f
00000
0
0
0
0
1
0
0
0
0
0
0
0
0
0
01010
0
1
1
0
1
0
0
0
0
1
0
1
1
1
11011
0
0
0
1
0
0
0
0
0
0
0
0
0
0
10101
1
0
0
0
0
0
0
0
0
0
0
0
0
0
11111
0
0
0
1
0
0
0
0
1
0
0
1
1
1
3.3 Реалізувати функції, отримані в результаті виконання завдання 2.3, у монобазисі
І-НЕ. На виході кожного елемента І-НЕ написати формулу сигналу, який даним елементом
реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1) на виході кожного елемента схеми. Елементи можуть мати довільну кількість входів. Навести таблиці істинності задіяних елементів.
f = /a/de b/de /abc cde /a/cd/e
Таблиця істинності:
/(/a/de)
/(b/de)
/(/abc)
/(cde)
/(/a/cd/e)
f
000000
1
1
1
1
1
0
00101
0
1
1
1
1
1
00110
1
1
1
1
1
0
10101
1
1
1
1
1
0
111111
1
1
1
0
1
1
3.4 Реалізувати функції, отримані в результаті виконання завдання 2.3, у монобазисі
Шеффера. На виході кожного елемента Шеффера написати формулу сигналу, який даним
елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1)
на виході кожного елемента схеми. Усі елементи Шеффера повинні бути двовходовими.
Навести таблицю істинності елемента Шеффера.
f = /a/de b/de /abc cde /a/cd/e
Таблиця істинності:
/(/de)
/(/ab)
/(cd)
/(/a/c)
/(d/e)
00000
1
1
1
0
1
00101
0
1
1
1
1
00110
1
1
0
1
0
10101
0
1
1
1
1
11111
1
1
0
1
1
/de
/ab
cd
/a/c
d/e
00000
0
0
0
1
0
00101
1
0
0
0
0
00110
0
0
1
0
1
10101
1
0
0
0
0
11111
0
0
1
0
0
/(/a/de)
/(b/de)
/(/abc)
/(cde)
/(/a/cd/e)
00000
1
1
1
1
1
00101
0
1
1
1
1
00110
1
1
1
1
1
10101
1
1
1
1
1
11111
1
1
1
0
1
/a/de v b/de
/abc v /cde
/(/a/de v b/de)
/(/abc v /cde)
00000
0
0
1
1
00101
1
0
0
1
00110
0
0
1
1
10101
0
0
1
1
11111
0
1
1
0
/a/de v b/de v /abc v /cde
/(/a/de v b/de v /abc v /cde)
f
00000
0
1
0
00101
1
0
1
00110
0
1
0
10101
0
1
0
11111
1
0
1
3.5 Реалізувати функції, отримані в результаті виконання завдання 2.4, у монобазисі
АБО-НЕ. На виході кожного елемента АБО-НЕ написати формулу сигналу, який даним
елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1)
на виході кожного елемента схеми. Елементи можуть мати довільну кількість входів.
Навести таблиці істинності задіяних елементів.
f = (/a e)(b/c e)(/a c /e)(/a b d)(a c /d e)( a c /d /e)
Таблиця істинності:
/(/a v e)
/ (b v /c v e)
/(/a v c v /e)
/(/a v b v d)
/(a v c v /d v e)
/(a v c v /d v /e)
f
00000
0
0
0
0
0
0
1
00011
0
0
0
0
0
1
0
00111
0
0
0
0
0
0
1
01111
0
0
0
0
0
0
1
11111
0
0
0
0
0
0
1
3.6 Реалізувати функції, отримані в результаті виконання завдання 2.4, у монобазисі
Пірса. На виході кожного елемента Пірса написати формулу сигналу, який даним
елементом реалізується. Для 5 довільних вхідних наборів визначити рівні сигналів (0 або 1)
на виході кожного елемента схеми. Усі елементи Пірса повинні бути двовходовими.
Навести таблицю істинності елемента Пірса.
f = (/a e)(b/c e)(/a c /e)(/a b d)(a c /d e)( a c /d /e)
Таблиця істинності:
/(b v /c)
/(c v /e)
/(/a v b)
/(a v /d)
/(c v e)
00000
0
0
0
0
1
00011
0
1
0
1
0
00111
1
0
0
0
0
01111
0
0
0
0
0
11111
0
0
0
0
0
b v /c
c v /e
/a v b
a v /d
c v e
00000
1
1
1
1
0
00011
1
0
1
0
1
00111
0
1
1
1
1
01111
1
1
1
1
1
11111
1
1
1
1
1
/(/a v c)
/(b v /c v e)
/(/a v c v /e)
/(/a v b v d)
/(a v c v /d v /e)
/(a v c v /d v e)
00000
0
0
0
0
0
0
00011
0
0
0
0
1
0
00111
0
0
0
0
0
0
01111
0
0
0
0
0
0
11111
0
0
0
0
0
0
(/a v c) (b v /c v e)
(/a v c v /e) (/a v b v d)
(a v c v /d v /e) (a v c v d v e)
00000
1
1
1
00011
1
1
0
00111
1
1
1
01111
1
1
1
11111
1
1
1
/((/a v c) (b v /c v e))
/((/a v c v /e) (/a v b v d))
/((a v c v /d v /e) (a v c v /d v e))
00000
0
0
0
00011
0
0
1
00111
0
0
0
01111
0
0
0
11111
0
0
0
(/a v c) (b v /c v e) (/a v c v /e) (/a v b v d)
/((/a v c) (b v /c v e) (/a v c v /e) (/a v b v d))
f
00000
1
0
1
00011
1
0
0
00111
1
0
1
01111
1
0
1
11111
1
0
1
3.7 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою дешифраторів. У
кожного з задіяних дешифраторів кількість виходів не повинна перевищувати 16. Навести
таблиці істинності, які пояснюють роботу задіяних дешифраторів.
№
a
b
c
d
e
f0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
2
0
0
0
1
0
1
3
0
0
0
1
1
0
4
0
0
1
0
0
0
5
0
0
1
0
1
1
6
0
0
1
1
0
0
7
0
0
1
1
1
1
8
0
1
0
0
0
0
9
0
1
0
0
1
1
10
0
1
0
1
0
0
11
0
1
0
1
1
0
12
0
1
1
0
0
1
13
0
1
1
0
1
1
14
0
1
1
1
0
1
15
0
1
1
1
1
1
16
1
0
0
0
0
0
17
1
0
0
0
1
0
18
1
0
0
1
0
0
19
1
0
0
1
1
1
20
1
0
1
0
0
0
21
1
0
1
0
1
0
22
1
0
1
1
0
0
23
1
0
1
1
1
1
24
1
1
0
0
0
0
25
1
1
0
0
1
1
26
1
1
0
1
0
0
27
1
1
0
1
1
0
28
1
1
1
0
0
1
29
1
1
1
0
1
1
30
1
1
1
1
0
0
31
1
1
1
1
1
0
Табличка істинності для дешифратора на 1 вхід
N
Входи
Виходи
1
1
ВК
1 0
0
0
1
0 1
1
1
1
1 0
X
X
0
0 0
Табличка істинності для дешифратора на 4 входи
N
Входи
Виходи
8
8 4 2 1
BK
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0
0 0 0 0
1
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
1
0 0 0 1
1
0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
2
0 0 1 0
1
0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
3
0 0 1 1
1
0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
4
0 1 0 0
1
0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
5
0 1 0 1
1
0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
6
0 1 1 0
1
0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0
7
0 1 1 1
1
0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
8
1 0 0 0
1
0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
9
1 0 0 1
1
0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
10
1 0 1 0
1
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
11
1 0 1 1
1
0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
12
1 1 0 0
1
0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
13
1 1 0 1
1
0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
14
1 1 1 0
1
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15
1 1 1 1
1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
X
X X X X
0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
3.8 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою мультиплексорів.
У кожного з задіяних мультиплексорів кількість інформаційних входів не повинна
перевищувати 16. Навести таблиці істинності, які пояснюють роботу задіяних
мультиплексорів.
№
a
b
c
d
e
f0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
2
0
0
0
1
0
1
3
0
0
0
1
1
0
4
0
0
1
0
0
0
5
0
0
1
0
1
1
6
0
0
1
1
0
0
7
0
0
1
1
1
1
8
0
1
0
0
0
0
9
0
1
0
0
1
1
10
0
1
0
1
0
0
11
0
1
0
1
1
0
12
0
1
1
0
0
1
13
0
1
1
0
1
1
14
0
1
1
1
0
1
15
0
1
1
1
1
1
16
1
0
0
0
0
0
17
1
0
0
0
1
0
18
1
0
0
1
0
0
19
1
0
0
1
1
1
20
1
0
1
0
0
0
21
1
0
1
0
1
0
22
1
0
1
1
0
0
23
1
0
1
1
1
1
24
1
1
0
0
0
0
25
1
1
0
0
1
1
26
1
1
0
1
0
0
27
1
1
0
1
1
0
28
1
1
1
0
0
1
29
1
1
1
0
1
1
30
1
1
1
1
0
0
31
1
1
1
1
1
0
Таблиця істинності мультиплексора D1 з чотирма входами управління та шістнадцятьма інформаційними входами ( функцію f подано за умови, що а = 0)
Сигнали (входи)
f
b (8)
c (4)
d (2)
e (1)
0
0
0
0
0
0
0
0
0
1
1
0
0
1
0
0
0
0
1
1
0
0
1
0
0
1
0
1
0
1
0
0
1
1
0
1
0
1
1
1
0
1
0
0
0
1
1
0
0
1
0
1
0
1
0
0
1
0
1
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
Таблиця істинності мультиплексора D2 з чотирма входами управління та шістнадцятьма інформаційними входами ( функцію f подано за умови, що а = 1)
Сигнали (входи)
f
b (8)
c (4)
d (2)
e (1)
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
1
0
1
1
1
0
1
0
0
0
1
1
0
0
1
0
1
0
1
0
0
1
0
1
1
1
1
1
0
0
1
1
1
0
1
0
1
1
1
0
0
1
1
1
1
0
3.9 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою постійного запам'ятовуючого пристрою (ПЗП). Скласти таблиці прошиття ПЗП.
№
a
b
c
d
e
f0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
2
0
0
0
1
0
1
3
0
0
0
1
1
0
4
0
0
1
0
0
0
5
0
0
1
0
1
1
6
0
0
1
1
0
0
7
0
0
1
1
1
1
8
0
1
0
0
0
0
9
0
1
0
0
1
1
10
0
1
0
1
0
0
11
0
1
0
1
1
0
12
0
1
1
0
0
1
13
0
1
1
0
1
1
14
0
1
1
1
0
1
15
0
1
1
1
1
1
16
1
0
0
0
0
0
17
1
0
0
0
1
0
18
1
0
0
1
0
0
19
1
0
0
1
1
1
20
1
0
1
0
0
0
21
1
0
1
0
1
0
22
1
0
1
1
0
0
23
1
0
1
1
1
1
24
1
1
0
0
0
0
25
1
1
0
0
1
1
26
1
1
0
1
0
0
27
1
1
0
1
1
0
28
1
1
1
0
0
1
29
1
1
1
0
1
1
30
1
1
1
1
0
0
31
1
1
1
1
1
0
Адреси в кодах
Дані в кодах
двійковому
16-ому
двійковому
16-ому
A4
A3
A2
A1
A0
D0
a
b
c
d
e
f0
0
0
0
1
0
2
1
1
0
0
1
0
1
5
1
1
0
0
1
1
1
7
1
1
0
1
0
0
1
9
1
1
0
1
1
0
0
12
1
1
0
1
1
0
1
13
1
1
0
1
1
1
0
14
1
1
0
1
1
1
1
15
1
1
1
0
0
1
1
19
1
1
1
0
1
1
1
23
1
1
1
1
0
0
1
25
1
1
1
1
1
0
0
28
1
1
1
1
1
0
1
29
1
1
3.10 Функції, мінімізовані в завданні 2.3, реалізувати за допомогою програмованої логічної матриці (ПЛМ) типу PLA. Скласти таблиці прошиття (програмування) ПЛМ. Навести функціональну схему запрограмованої ПЛМ.
f = /a/de b/de /abc cde /a/cd/e
№
Входи А
Виходи D
A15
A14
…
A5
A4
A3
A2
A1
A0
D0
D1
D2
D3
D4
D5
D6
D7
e
d
c
b
a
f0
I0
H
(
(
L
L
A
I1
(
(
(
(
(
(
I2
H
L
(
H
(
A
I3
(
(
(
(
(
(
I4
(
(
H
H
L
A
I5
(
(
(
(
(
(
I6
H
H
H
(
(
A
I7
(
(
(
(
(
(
I8
(
H
L
(
L
A
I9
(
(
(
(
(
(
Рівень активності
1
3.11 Функції, мінімізовані в завданні 2.4, реалізувати за допомогою програмованої матриці логіки (ПМЛ) типу PAL. Скласти таблиці прошиття (програмування) ПМЛ. Навести функціональну схему запрограмованої ПМЛ.
f = (/a e)(b/c e)(/a c /e)(/a b d)(a c /d e)( a c /d /e)
/f = a/e /bc/e a /c e a /b/d /a /c d /e /a /c d e
Таблиця прошиття ПМЛ
№
Вх / Вихід В
Входи А
Вихід
Упр. виходом
00
7 6 5 4 3 2
9 8 7 6 5 4 3 2 1 0
e d c b a
0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0
B1
01..07
0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0
B1
08
( ( ( ( ( (
( ( ( ( ( ( ( ( ( (
B2
09
10
11
12
13
14
15
( ( ( ( ( (
( ( ( ( ( (
( ( ( ( ( (
( ( ( ( ( (
( ( ( ( ( (
( ( ( ( ( (
0 0 0 0 0 0
( ( ( ( ( L ( ( ( H
( ( ( ( ( L ( H L (
( ( ( ( ( H ( L ( H
( ( ( ( ( ( L ( L H
( ( ( ( ( L H L ( L
( ( ( ( ( H H L ( L
0 0 0 0 0 0 0 0 0 0
B2
B2
B2
B2
B2
B2
B2
f0
16..63
0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0
B3..B8
3.12 Для схем, побудованих у завданнях 3.1 - 3.11, визначити їх "ціну", підрахувавши кількість корпусів задіяних елементів. Визначити оптимальний (найдешевший) варіант.
1. N = 10 – елементів базису Буля;
2. N = 18 – двовходових елементів базису Буля;
3. N = 5 – елементів монобазису Шеффера;
4. N = 13 – двовходових елементів монобазису Шеффера;
5. N = 5 – елементів монобазису Пірса;
6. N = 14 – двовходових елементів монобазису Пірса;
7. N = 3 – дешифраторів;
8. N = 3 – мультиплексорів;
9. 1 ПЗП може реалізувати 4 функції;
10. 1 ПЛМ типу К556РТ2 може реалізувати 8 функцій;
11. ПМЛ типу 1556ХЛ8 може реалізувати 8 функцій;
Найдешевшою є реалізація на ПМЛ типу 1556ХЛ8.
3.13 Для схем, побудованих у завданнях 3.1 - 3.11, визначити їх "ціну", підрахувавши кількість виводів задіяних елементів. Визначити оптимальний (найдешевший) варіант.
1. 35 виводів;
2. 42 виводи;
3. 3 N = 35 = 15 виводів;
4. 3 N = 313 = 39 виводів;
5. 3 N = 3 5 = 15 виводів;
6. 3 N =3 14 = 42 виводи;
7. 44 виводи;
8. 44 виводи;
9. 6 виводів;
10. 6 виводів;
11. 6 виводів.
Найоптимальнішим є використання ПЗП.
3.14 Для схем, побудованих у завданнях 3.1 - 3.11, визначити час проходження сигналів від входу до виходу. Визначити оптимальний (найшвидший) варіант.
1. 2 → 3
2. 3 → 6
3. 2 → 3
4. 4 → 9
5. 2 → 3
6. 6 → 9
7. 3
8. 2
9. 2 → 3
10. 2 → 3
11. 3 → 4
Найоптимальнішим є використання мультиплексорів.
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора