Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано
Інформація про роботу
Рік:
2024
Тип роботи:
Інші
Предмет:
Архітектура
Частина тексту файла (без зображень, графіків і формул):
Мельник А.О.
1.Структура комп’ютра
2.Організація роботи комп’ютра
3.Архітктура системи команд
4.Представлення даних
5.Процесор
6.Організація обчислення
7.Структура пам’яті
8.Організація І/О
9.Обробка інформації
1.Структура
Швидкість І/О Зовнішня пам’ять: вся інформація об’ємом ~ 20ГБ
Біт(Байт)/сек. Т=0,1 – 1 Мс
Пам’ять – 1) Об’єм 2)швидкодія
Кеш пам’ять Основна пам’ть
32 Кбайт 256 МБ
10 нс 0,1мкс – 1мкс
2.Процесор
Класифікація шин:
Шина даних
Шина адрес
Шина управління
Двохшинна структура комп’ютера з обміном через процесор:
Не ефективне використання процесора.
Двохшинна структура з обміном через пам’ять
Одношинна структура комп’ютера
БП – буфер пам’яті.
Троценко В.В.
Комп. як елемент складової радіотехнічної системи.
Схема розробки алгоритму.
Пам’ять на основі регістрів
Асоціативна пам’ять(регістрова)
З наперед заданою вибіркою
КМ – комутуюча мережа
Регістрова пам’ять процесора
РгА – рег. адрес
РгD – з/ч з ОП
Зв’язок процесора через РгА і РгD
ПЛ – програмний лічильник, знаходиться адреса команд
РгК – регістр команд, зберігаються команди
РгССП – регістр Слова Стану Програми, розряди регістра фіксують зміни в програмі.
РЗП – регістри загального призначення.
- Команди вибірки команд з памяті
Команди передачі управління
переходу
розгалуження
звернення до підпрограми
Команди І/О
Команди обробки даних
арифметичні операції: +, -, *, /,
логічгі операції [V, &, mod2]
операції зсуву
логічні
арифметичні
циклічні
Логічний зсув
Арифметичний зсув
Циклічний зсув
Команди переміщення даних
КПД вказують:
Місце зміщення операндів
память
Рr
вершина стека
Адркса операнда
Вказує методи адресації кожного операнду
Вказують кількість даних, що підлягає переміщенню
Розрядність даних
Приклад команд переміщення даних
ІВМ 370
Мнемонічний код
операція
Розрядність даних
Опис операції
L
Load
32
Передача ОП>Рг
LM
Load halfword
16
Передача ОП>Рг
LR
Load
32
Передача Рг>Рг
ST
Store
32
Передача Рг >ОП
STR
Store(Long)
64
Передача РгРК >ОП
Команди передачі управління
память
Команди переходу
Мають в якості одного із операндів адресу команди яка має бути виконана наступною.
Є 2 типи переходу
безумовний
умовний
Найчастіше використовують команди умовного переходу. Якщо умова не виконується, то виконується наступна команда.
Є 2 шляхи вироблення умови, яка буде перевірятись командою умовного переходу
використання одно або багаторозрядного коду умови. Цей код розміщується в програмно доступний регістр.
При виконанні арифметичних завдань використовується 2 коди розпізнавання
BRPX – перехід до комірки Х, якщо результат додатній
BRNX – перехід до комірки Х, якщо результат відємний
BRZX – перехід до комірки Х, якщо результат 0
BROX – перехід до комірки Х, якщо переповнення
Коли в самій команді вказується адрес.
BRE R1,R2,X – перехід до комірки Х, якщо значення R1= значення R2
Команда пропуску
Тобто, команда яка буде іти після команди пропуску буде пропущена , але тільки тоді коли виконається умова пропуску.
201 ...
.
209 ISZ R1 if R1=0
BR 201
...
Команди звернення до підпрограм
В даному випадку ми виграємо у зменшені коду програми, але дещо програжм у швидкодії.
Приклад 6-ярусного конвеєра команд
вибірка крманд (ВК)
дешифрація команд (ДК)
використання адрес даних (ВАД)
вибірка операндів (ВО)
виконання команд (ВиК)
запамятовування операндів (ЗО)
такт
1
2
3
4
5
6
7
8
9
10
11
12
13
14
Ком1
ВК
ДК
ВАД
ВО
ВиК
ЗО
Ком2
ВК
ДК
ВАД
ВО
ВиК
ЗО
Ком3
ВК
ДК
ВАД
ВО
ВиК
ЗО
Ком4
ВК
ДК
ВАД
ВО
ВиК
ЗО
Ком5
ВК
ДК
ВАД
ВО
ВиК
ЗО
Ком6
ВК
ДК
ВАД
ВО
ВиК
ЗО
Ком7
ВК
ДК
ВАД
ВО
ВиК
ЗО
Ком8
ВК
ДК
ВАД
ВО
ВиК
ЗО
Ком9
ВК
ДК
ВАД
ВО
ВиК
ЗО
Виконання з переходами та JRQ
Типи архітектур, системи команд
стекова архітектура (операнд завжди знаходиться в середині стека)
акамуляторна архітектура (операнд знаходиться в Акумуляторі)
архітектура на основі РЗП
а) арх. Рг-Рг
б) арх. Рг-Пам
в) арх. Пам-Пам
Приклад обчислення виразу A+B=C
Тип архітектури
Стекова
Акамуляторна
Арх. РЗП
Pr-Pr
Pr-П
П-П
Push A
Load A
Load R1,A
Load R1,A
Add R1,A,B
Push B
Add B
Load R2,B
Add R1,B
Store C,R1
Add
Store C
Add R3,R1,R2
Store C,R1
Pop C
Store C,R3
С =А+В А, В, С,- номери комірок
М- кількість комірок пам’яті m=]log2M[
K- кількість регістрів загального призначення
k=]log2K[
Пересилання інформації при виконанні команд
Способи адресації
Варіанти інтерпритації адресної частини команд з метою знаходження операнда називається способами адресації. Операнди команди знаходяться в ОП або ЗП. Була створена своєрідна техніка адресації, чому послужило ряд причин. :
забечення ефективного використання розрядноїсітки команди.
забезпечення ефектиної апаратної підтримки роботи з масивами даних
забезпечення параметрів операндів
можливість генерації багаторозрядних адрес на основі малорозрядних адрес.
I. Безпосередня адресація
Операнд знаходиться безпосередньо в адресній частині
Найшвидший спосіб знаходження операнда. Цей спосіб використовується для констант, задання наперед відомих чисел.
Недолік розрядність операнда обмежується розрядністю АЧ команд.
II. Пряма адресація
В адресному полі вказується місце ророзміщення операнда
III. Непряма адресація
В адресному полі вказується місце розміщення адреси операнда
Служить для зменшення довжини програми з великою кільквстю змінних адрес
Багаторівнева непряма адресація (Рангова адресація)
IV. Відносна адресація
Адресна частина містить два поля: 1-адреса регістра із регістра памяті в якому зберігається база; 2-зберігається зміщення шляхом їх додавання формується виконавча адреса команди.
Дозволяє працювати з операндами із деякого сигмента памяті не змінюючи бази.
Основна перевага відносної адресації, це скорочення довжини команди за рахунок зменшення її адресної частини
V. Індексна, автоінкрементна та автодекрементна адресації.
Способи адресації використовують при виконанні циклів, коли потрібно збільшити або зменшити адреси на деяку величину .
Індексація є засобом для багатократного викинання одних і тих же команд під різними наборами вхідних даних. Тим самим забезпечити незалежність програми від кількості повторюваних відрізків.
Для отримання використовуються адреси. Адресна частина команд додається до вмістимого спеціального регістра в якому зберігається N обробляймого масиву даних.
Ці регістри називають індиксними, а їх вмвстиме індиксами.
Якщо Pr і багато, то
Коликоманди памяті розміщені послідовно, то на суматор подаються +1 вбо –1
VI. Неявна адресація
При неявній адресації операнд в явному вигляді в команді відсутній.
Стекова адресація
Використовує без адресні команди. Стек – набір комірок памяті або регістрів які розміщенні деяким чином. Перший назавають вершина останній – дно. Зберігається у вказівнику стека
……………
Використання сте6кової адресації
а+bc/d-f - інфіксна форма запису
((a+((b*c)/d))-f)
1
2
4
Постфікнаса форма запису. Abe*d/+f-.
Префікіна форма запису. -+a/*bcdf.
Блок схема постфіксної форми запису.
Приклад форматів команд в комп’ютері IBM370.
R-регістр.
В-база.
D-зміщення.
S-пам’ять.
L-довжина.
Cyber 70.
A - адрес пам’яті.
С - номер.
L – довжина.
Перетворення даних в комп’ютері.
Біт: 0,1.
Байт(8 біт).
Слово n бітів.(32 біти).
Подвійне слово.(64 біти=4 байти).
Прямий код
Обернений код
Доповняльний
0.101
0.101
0.101
1.101
1.010
1.011
Переповнення :
Вірно
Невірно
00
10
11
01
Цілі та дробові числа.
101 - ціле число.
.101 - дробове число(0.625).
– число з рухомою комою.(1.25).
m*SE=m*2E;
Діапазон чисел.
Цілі.
Тип
Формат(біт)
Діапазон
shortint
8
-128..127
integer
16
-32768..32767
longint
32
-2147483648..2147483647
byte
8
0..255
word
16
0..65535
Дійсні.
Назва
Тип
Діапазон
Байт
Представ.
Знач.числа.
Одиничної
Точ.
single
1.5*10-45.. 3.4*1038
-3.4*1038..-1.5*1045
4
(-1)*1.m*2e-127
Подвійн.
Точ.
duble
5.0*10-324..1.7*10308
-1.7*10308..5.0*10-324
8
(-1)*1.m*2e-1023
Дійсне
real
2.9*10-39..1.7*1038
-1.7*1038..-2.9*10-39
6
(-1)1.m*2e-129
Дійсне
Підв.точ.
extended
1.9*10-4952..1.1*104932
-1.1*104932..-1.9*10-4951
10
(-1)*1,m*2e-16383
Ціле у форматі
дійсн.
comp
-263+1..263-1
8
(-1)s*a
Процесор універсального комп’ютера.
Pry – вхідний регістр АЛП.
Prz – Вихідний регістр АЛП.
Основні операції процесора.
Вибір слова.
В регістр 7 записати число із ОП за адресою із Рг3.
РгА=Рг3
Зчитування РгД=[РгА]
Рг7=РгД
Запис слова.
В ОП записати число із Рг7 до адреси із Рг3:
РгА=Рг3
РгД=Рг7
Запис в ОП [РгА]=Ргд
Предача даних між регістрами.
Виконання арифметичних та логічних операцій (Pr5=Pr1-Pr4).
Pr1out, PrYin
Pr4out ,sub,PrJin
PrZout,Pr5in.
Багато шинна організація процесора.
Елементарні операції АЛП.
Зсув.
збільшення, зменшення на 1.
шифрація.
Дешифрація.
Порівняння (<,>,>=,<=,!=,=).
Розрядне доповнення.
Порозрядне логічне множення.(&).
Порозрядне логічне додавання(U).
Додавання по модулю два.()
Арифметичне додавання.
Оснрвні арифметичні та логічні операції процесора.
Арифметичні (+,-,*,/).
Відношення(>,<,>=,<=,=).
Логічні (NOT,Or,AND,XOR).
Елементарні функції(sinx,cosx,lnx,ex,2x,sqrt).
Обробка стрічок символів.(пошук, заміна, порівняння).
Робота з масивами(сортування, вибір, зсув, стиск).
Методи виконання операцій в процесорі.
Програмний: основною системою команд є елементарні операції і більш складні на основі програм.
Алгоритмічний: на основі мікрокоманд створюється мікропрограми запису в пам’ять.
Табличний(всі результати в таблиці).
Таблично- алгоритмічний.
Граф – алгоритмічний.
Алгоритмічні методи виконання операцій.
Алгоритмічні АЛП.
+,- війкових чисел з фіксованою комою.
HS{a+b}.
Дворозрядний Трьохрозрядний
[Pr7]=[Pr5]+[Pr3].
Pr3out, PrYin
Pr5out,add,Przin
PrZout,PrZin
Паралельний суматор.
Накопичувальний суматор.
N-чисел, операція , k=-для додаткових розрядів, щоб не було переповнення.
Додавання з рухомою комою.
С=A+B; A=Ma*2Pa;B=Mb*2Pb; C=Mc*2Pc;
C=(Ma+Mb*2Pb-Pa)*2Pa;
Mc=Ma+Mb*2Pb-Pa;
Блок схема додавання.
Нормалізація
Знак.0000101110
Знак.101110
Pc=Pa+зсув нормалізації;
Множення чисел з фіксованою комою.
Zi+1=(Zi+x*yi+1)2-1; i-розрядність чисел. х- множене; у-множник; z- сума часток.
Множення починається з молодшого розряду множника і виконанні зсуву множенного вліво.
Множення починається з старших розрядів множника при нерухомуму множеному і при виконанні зсуву вліво часткових добутків.
Zi+1=2(Zi+Xyn-1);
Множення починається з старших розрядів множника при нерухомій сумі часткових добутків та зсуву множеного вправо.
Методи прискорення операцій множення.
Аналіз декількох розрядів.
нема ітерацій
додавання х.
10- дод. 2х.
11 – дод. 3х.
Аналіз всіх розрядів.
Там де нулі ітерацій нема.
Заміна додавання відніманням.
Аналіз чого менше.
Апаратне виконання множення.
Х=2Мх*2Рх
У=Му*2Ру
Я=ХУ=МхМу2(Рх+Ру)
Зн.Мх
Зн.Му
Зн.Z
0
0
0
1
1
0
0
1
1
1
0
1
Ділення війкових чисел з фіксованою комою.
Два варіанти виконання:
З зсувом залишків вправо.
Ri=2(Ri-1-qiY);
Де Ri=Xi, s,qi-і розряд частки.
З зсувом дільника вправо.
Ri=Ri-1-qiYi*2-1;
Ділення з рухомою комою.
Z=X/Y=Mx/My*2(Px-Py);
Табличні обчислення.
Попередньо обчисленні значення записуються до таблиці
та їх пошук за значенням аргументу .
у=x2 Структура таблиці пристрою
X
Y
000
000000
001
000001
010
000100
011
001001
100
010000
101
011001
110
100100
111
110001
QПЗП=m*2n
Z=X*Y
X
Y
Z
000
000
000000
001
001
000001
001
010
000010
010
010
000100
…
…
…
QПЗП=m*22n
Таблично – алгоритмічний метод обчислення .
При зменшенні обєму таблиць використовують табличний і алгоритмічний методи .
Поділ аргументу на частини.
y=sin(x)=sin(x1+x2)
QПЗП=4m*2n/2
Граф-алгоритмічний метод обчислення
Ф – функціональний оператор -канал
Sin(x)=sin(x1)cos(x2)+sin(x2)cos(x1)
Пристрій керування ЕОМ
1.Пристрій керування ЦА.
В загальному вигляді пристрій ЕОМ можна подати у вигляді операційного автомата .
Процес функціонування в часі пристрою ЕОМ складається з послідовності тактових інтервалів в яких ОА виконує елементарні операції над операндами та видає результати обробки . Виконання даних елементарних операцій автомат виконує на основі відповідних сигналів керуванн з пристрою керування .Пристрій керування генерує на основі коду генерації та службових сигналів стану з ОА . В ОА память відсутня . Логічні схеми , які забезпечують формування сигналів з врахуванням внутрішніх станів називаються цифровим автоматом . Робота комбінаційних схем повністю описується функціями алгебри логіки , які в даному випадку є абстрактними логічними моделями .Після вибору логічних елементів і переходу від функцій алгебри логіки до логічної схеми отримуємо структурну модель логічної схеми . В загальному можна подати у вигляді абстрактної і структурної схеми . В першому випадку це абстрактний автомат , в другому – структурний.
A= { S ,X ,Y ,δ ,λ} X={x;} I =1,m множина вх.сигнал (вх.операцій
S= { S j } J=1,n – множина вн станів автомата ( альфа віт станів автомата )
Y={yк} к=1,е - множина вихідних станів ( вихідний алфавіт )
δ : х *S –S – функція переходів автомата .
Показує , що в стані S j при поступлені вихідного сигналу Хі переходить в деякий стан
Sp=δ ( S j , X;) λ: X *S Y – ф-ція виходів показує ,що автомат , який заходиться в стані S j при поступлені вхідного сигналу Х1 видає вихідний сигнал Ук
Ук = λ (S j , Xі )
Абстрактний автомат називається скінченним у якого множина вхідних і вихідних сигналів є скінченними множинами . Автомат називається детермінований у якого ф-ція переходів δ і ф-ція виходів визначена для всіх пер Sj , Xі . Абстрактний цифровий автомат називається ініціальним , у якого один з його станів виділено як початковий стан . З цього стану автомат завжди починає роботу . В залежності від способу генерування значень вихідних сигналів розрізняють три типи автоматів : Мура , Мілі , С – автомат.
С- автомат – це комбінація двох попередніх (Мілі та Мура) та описується наступною системою рівнянь .
S (t +1) =δ (x (t), s (t))
Y 1 (t) = λ 1 (s (t)) – Мура
Y 2 (t) =λ 2 (x(t), S(t)) –Мілі
Мови опису ф-ція автоматів :
Для того ,щоб задати ЦА необхідно задати всі 5 елементів
A = {x, s, y. δ, λ}
S,X,Y,- задаються простим переміщуванням елементів .
Найбільш трудоємким є задання ф-й δ і λ , які власне і визначають алгоритм ф-ння автоматів .Для опису алгоритму ф-ння автоматів, тобто для задавання ф-ї λ , δ існують різні засоби , які називаються мовами .
Існують стандартні та початкові мови . Існуючі стандартні мови дозволяють задати автомат одним з двох способів : матрично, графічно , анамічно . До початкових мов відносять первісні таблиці вилючення , логічні схеми алгоритмів ; граф схемів алгоритмів.
Мова матриці : передбачає наявність 2-х таблиць ( таблиця переходів і таблиця виходів або однієї таблиці з’ єднань ). Таблиця переходів задає відображення , тобто задає ф-цію переходів δ Пр нехай в нас є автомат.
x1
X2
X3
S1
S1
S2
S1
S2
S3
S4
S2
S3
S3
S1
S1
S4
S3
S1
S2
Х={ x1, x2, x3}
S = {S1, S2, S 3, S 4,}
Таблиця виходів автомата Мілі
Пр. Розглянемо повністю визн. АМ , з вхідним алфавітом
X= { X1, X2, X3, } алфавіт станів S= {s1, s2, s3, s4} і вихідний алфавіт Y = { y1, y2, y3, }
X1
X2
X3
S1
Y1
Y1
Y3
S1
Y3
Y3
Y3
S3
Y2
Y1
Y3
S4
Y2
Y1
Y3
У клітинці таблиці виходів ставиться вихідний сигнал А, який формує авт Мілі ,що знаходиться в стані S j і не вході якого діє сигнал Хі
Таблиця виходів авт. Мура
Пр. S={S1,S2, S3, S4} ; Y = { y1, y2, y3,}
Автомат задається двома таблицями І – авт . Мілі , друга – таблиця виходів Мура .
S(t)
Y (t)
S1
Y1
S2
Y1
S3
Y2
S4
Y3
На практиці табл переходів і табл виходів часто суміщаються в одну таблицю . Суміщена табл авт. Мілі для наведених прикладів буде мати вигляд.
X1
X2
X3
S1
S1/у1
S2/y1
S1/y2
S2
S3/y3
S4/y3
S2/y3
S3
S3/
S1/y1
S1/y3
S4
S3/
S1/y1
S2/y3
Мова графів.
Стани автомата зображається вершинами графа , а переходи між станами – другами між відповідними розширеннями дугами . То вихідні сигнали ставляться на дугах графа з вихідною таблицею разом з буквою вхідного алфавіту.
Мілі: Мура:
Мова аналітичних виразів передбачає задання автомата шляхом запису для кожного стану автомата відображення Fsj , яке містить набори з трьох обєктів (Sn,xi,yn) при чому тільки таких , які вказують на наявність переходу автомату .
Структурний синтез ЦА
Процес одержання структурної схеми , яка відображає склад логічних елементів і їхні звязки називається структурним синтезом .В загальному випадку задача структурного синтезу зводиться до пошуку зєднання цих автоматів між собою . Композикія можлива за умови функціональної повноти цих простих автоматів .Задача структурного синтезу вирішується тільки для повного набору ЦА , тобто простих автоматів , які складаються з елементів памяті , що має більше одного стійкого стану .та елементарних автоматів без памяті (ОА). Метод синтезу в основі якого покладені елементарні автомати отримав назву канонічного методу синтезу автоматів . Загальна структура автомату памяті має наступний вигляд .
Сигнал управління памяттю описується за допомогою булевих функцій функції збудження .
Канонічний метод структурного синтезу виконується кроками :
1.Кодування
2.Вибір структурного повного набору автоматів
3.вибір елементів памяті
4.Побудова рівнянь булевих функцій збудження і виходів автомата
5.Побудова структурної схеми автомата .
Приклад .
Таблиця переходів абстрактного автомата .
X1
X2
S1
S2/y1
S1/y3
S2
S3/y2
S1/y4
S3
S3/y1
S2/y2
Y(t)
W1
W2
Y1
0
0
Y2
0
1
Y3
1
0
Y4
1
1
X(t)
B
X1
0
X2
1
S(t)
A1
A2
S1
0
0
S2
0
1
S3
1
0
2.Структурна схема цифрового автомата для розглянутого прикладу (автомат Мілі)
3. Вибір елементів памяті .
а) будуємо структурну таблицю переходів .
б) Елементом памяті вибираємо (RS-тригер)
0
1
00
01/00
00/10
01
10/01
00/11
10
10/00
01/01
Стан
RS
00
01
10
0
0
1
0
1
1
1
0
4.Кодування і вибір системи елементів означає визначення комбінаційної схеми автомата. Рівняння булевих функцій кодується на основі таблиці істиності функції збудження , яка в свою чергу будується на основі структурної таблиці переходів та таблиці переходів елементів памяті .Побудова таблиці функції для даного прикладу має певні особливості повязані з тим , що RS-тригер має генеруючі сигнали показані в таблиці збудження . Потрібно вказати 2 сигнали для кожного тригера .При визначені значень таблиці збудження автомата , потрібно визначити таким чином , щоб булева функція була мінімальна .
1.Структура 1
Двохшинна структура комп’ютера з обміном через процесор: 2
Двохшинна структура з обміном через пам’ять 2
Одношинна структура комп’ютера 2
Комп. як елемент складової радіотехнічної системи. 3
Пам’ять на основі регістрів 3
Асоціативна пам’ять(регістрова) 4
З наперед заданою вибіркою 4
Регістрова пам’ять процесора 5
- Команди вибірки команд з памяті 5
Команди обробки даних 5
Логічний зсув 5
Арифметичний зсув 6
Команди переміщення даних 6
Приклад команд переміщення даних 6
Команди передачі управління 7
Команди переходу 7
Команда пропуску 7
Команди звернення до підпрограм 8
Приклад 6-ярусного конвеєра команд 8
Типи архітектур, системи команд 9
Пересилання інформації при виконанні команд 10
Способи адресації 10
I. Безпосередня адресація 11
II. Пряма адресація 11
III. Непряма адресація 11
IV. Відносна адресація 12
V. Індексна, автоінкрементна та автодекрементна адресації. 12
VI. Неявна адресація 13
Стекова адресація 13
Використання сте6кової адресації 13
Блок схема постфіксної форми запису. 14
Приклад форматів команд в комп’ютері IBM370. 15
Cyber 70. 15
Перетворення даних в комп’ютері. 16
Цілі та дробові числа. 16
Діапазон чисел. 16
Процесор універсального комп’ютера. 17
Основні операції процесора. 17
Багато шинна організація процесора. 19
Елементарні операції АЛП. 19
Оснрвні арифметичні та логічні операції процесора. 20
Методи виконання операцій в процесорі. 20
Алгоритмічні методи виконання операцій. 20
Алгоритмічні АЛП. 20
Паралельний суматор. 21
Накопичувальний суматор. 22
Множення чисел з фіксованою комою. 23
Методи прискорення операцій множення. 23
Ділення війкових чисел з фіксованою комою. 24
Ділення з рухомою комою. 25
Табличні обчислення. 25
Таблично – алгоритмічний метод обчислення . 26
Граф-алгоритмічний метод обчислення 26
Пристрій керування ЕОМ 26
С- автомат 27
Мови опису ф-ція автоматів : 27
Мова графів. 28
Структурний синтез ЦА 29
2.Структурна схема цифрового автомата для розглянутого прикладу (автомат Мілі) 30
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора