Міністерство освіти і науки України Національний університет „Львівська політехніка” Кафедра «Захисту інформації» / Звіт Про виконання лабораторної роботи №6 На тему: «Моделювання і дослідження логіки роботи тригерів з використанням програми Electronics Workbench» Львів-2009 Асинхронний RS-тригер // Таблиця істиності: Входи Стан  R S Q(0) Q(1)  0 0 0 1  0 1 1 1  1 0 0 0  1 1 Н/С   Синхронний RS-тригер // Таблиця істинності: C R S Q  0 0 0 Qt  0 0 1 Qt  0 1 0 Qt  0 1 1 Qt  1 0 0 Qt  1 0 1 0  1 1 0 1  1 1 1 н/с  RS-тригер / Таблиця істинності: Входи Стан  R S Q(0) Q(1)  0 0 0 1  0 1 1 1  1 0 0 0  1 1 Н/С   Двохтактний RS-тригер / Асинхронний D-тригер / Таблиця істинності: D Q  0 0  1 1   / Синхронний D-тригер / Таблиця істиності Входи Стан  C D Q(0) Q(1)  1 0 0 0  1 1 1 1  0 0 0 1  0 1 0 1   Дослідження мікросхеми 7474 / !PRE !CLR Clk D !Q Q  0 1 X X 1 0  1 0 X X 0 1  0 0 X X 1 1  1 1 POS 1 1 0  1 1 POS 0 0 1  1 1 0 X Hold Hold   Асинхронний Т-тригер / Таблиця істинності: Вхід Стан  Т Q(0) Q(1)  0 0 1  1 1 0   Синхронний JK-тригер / Синхронний JK-тригер на мікросхемі 74112 / !PRE 0 1 0 1 1 1 1 1  !CLR 1 0 0 1 1 1 1 1  !CLK X x X NEG NEG NEG NEG 0  J X X X 0 1 0 1 X  K X X x 0 0 1 1 X  Q 1 0 1 0 Toggle Hold 1 Hold  Q 0 1 1 1 Toggle Hold 0 Hold  NEG = negative edge triggered Висновок: Виконавши дану лабораторну роботу, я отримав практичні навики у побудові і контролю робото спроможності тригерів RS -, D-, T-, JK- типів, а також дослідив роботу тригерів у різних режимах методом моделювання з використанням програми Electronics Workbench