Кафедра ICM. Розрахункова робота з Архітектура комп'ютерів. Робота № 516670

Перехід до торгівельного партнера Binance

Кафедра ICM

Інформація про навчальний заклад

ВУЗ:

Національний університет Львівська політехніка

Інститут:

Не вказано

Факультет:

Не вказано

Кафедра:

Не вказано

Інформація про роботу

Рік:

2007

Тип роботи:

Розрахункова робота

Предмет:

Архітектура комп'ютерів

Група:

КН-319

Завантажити

Частина тексту файла (без зображень, графіків і формул):

Міністерство освіти і науки України Національний університет “Львівська політехніка” Кафедра ICM Графічно Розрахункова робота з курсу “Архітектура Комп’ютера” Завдання на розрахункову роботу Тема розрахункової роботи: “ Реалізація ПЗП для МПС”. Постановка задачі: Розробити компоненти технічного забезпечення постійного запам’ятовуючого пристрою (ПЗП) для мікропроцесорного пристрою на базі МП КР580ВМ80. Зокрема необхідно синтезувати репрограмоване ПЗП об’ємом 32 Кб, використовуючи мікросхему з організацією 4096 x 8. Для цього вибрати тип пам’яті ( конкретну мікросхему ), навести умовне позначення, описати виводи, електричні параметри, побудувати принципову електричну схему ( включаючи схему дешифрації адрес). Зміст Вступ.............................................................................................................................ст.3 1.Вибір і обгрунтування типу мікросхеми пам’яті...................................................ст.4 2.Виділення адресного простору для блоку пам’яті.................................................ст.6 3.Опис визначення кількості мікросхем пам’яті в блоці..........................................ст.6 4.Синтез схеми дешифратора адрес для блоку пам’яті............................................ст.7 Cписок використаної літератури................................................................................ст.8 Вступ Запам’ятовуючі пристрої МПС застосовуються для зберігання програм і даних. Основними їхніми характеристиками є організація пам’яті, швидкодія, потужність споживання, режим роботи. Бувають статичні та динамічні ОЗП, що виготовляються за n-МДН, КМДН, ТТЛШ технологіями і, в кристалах яких містяться матриця запам’ятовуючих елементів, адресний дешифратор, керуючі та підсилюючі схеми. При побудові блоків пам’яті часто виникає ситуація, коли в одне єдине необхідно об’єднати декілька мікросхем пам’яті. Це може статися у випадку, коли необхідно: збільшити розрядність ; наростити об’єм; одночасно збільшити розрядність і об’єм блоку пам’яті. В узагальнюючому алгоритмі побудови блоків пам’яті заданої структури можна виділити наступні етапи: у відповідності з розрядністю мікросхеми визначається число ліній адресної шини, які підводяться до кожної мікросхеми, незалежно від варіанту їх поєднань. визначається варіант задачі: при нарощувані розрядності мікросхеми під’єднуються паралельно; при нарощені об’єму мікросхеми під’єднуються послідовно; при нарощені розрядності і об’єму одночасно, мікросхеми об’єднуються в групи і потім кожна група включається послідовно при нарощені об’єму. 3. побудова дешифратора, для реалізації якого аналізуються усі незадіяні лінії шини адрес і, в принципі, можуть бути використані будь-які логічні елементи. Обов’язковою умовою є наявність сигналу низького рівня, який подається на відповідну мікросхему, або групу мікросхем. При побудові дешифраторів необхідно використовувати мінімальне число логічних елементів. 4. згідно до схеми дешифрації визначається діапазон адрес області пам’яті. 1.Вибір і обгрунтування типу мікросхеми пам’яті У відповідності до індивідуального завдання потрібно синтезувати ПЗП об’ємом 32Кб, використовуючи мікросхеми пам’яті з організацією 4096x8. Для виконання цього завдання я вибираю мікросхему К1601РР4 , яка має такі параметри: Тип ЗП репрограмований Інформаційна ємність 32768 біт Організація 4096 слів x 8 розряд Час вибірки адреси не більше 1,8 мкс Час циклу зчитування не більше 2,0 мкс Час зберігання інформації в включеному стані в режимі невибору не менше 500ч в виключеному стані не менше 3000ч Час безперервного зчитування записаної інформації не менше 250ч Число циклів перепрограмування не менше 10000 Напруга живлення Ucc2 5 В ( 5% Ucc1 -12 В ( 5% UPR -33В…Ucc2(в режимі зчитування) Споживана потужність: не більше 625 мВт Діапазон температур -45...+70 0С Вихід Три стани Сумісність по входу і виходу З ТТЛ - схемами Схема 15. Позначення мікросхеми пам’яті К1601РР4 на схемах електричних принципових. Таблиця 1 . Призначення виводів мікросхеми К1601РР4 Виводи Призначення Позначення 22,21,20,19,26,27 28,1,2,3,8,18 4,5,6,7 9,10,11,12 25 14 24 16 15 17 13 23 Адресні входи Вхід-вихід даних прямий Вибір мікросхеми Сигнал зчитування Сигнал програмування Сигнал стирання Напруга програмування Напруга живлення Напруга живлення Загальний A0…А5, A6…А11 DІ00...DІ03 DІ04...DІ07 CS RD PR ER UPR Ucc1 Ucc2 0 B Таблиця 2. Таблиця істинності мікросхеми К1601РР4. 2.Виділення адресного простору для блоку пам’яті Для синтезу 32Кб пам’яті необхідно виділити адресний простір розміром в 262144 біта.Тобто найкращий спосіб вирішення даної проблеми описаний нижче. 16 1 0000h 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 An1 - початкова адреса CS1; 0FFFh 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 Ak1 - кінцева адреса CS1; 1000h 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 An2 - початкова адреса CS2; 1FFFh 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 Ak2 - кінцева адреса CS2; 2000h 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 An3 - початкова адреса CS3; 2FFFh 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 Ak3 - кінцева адреса CS3; 3000h 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 An4 - початкова адреса CS4; 3FFFh 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Ak4 - кінцева адреса CS4; 4000h 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 An5 - початкова адреса CS5; 4FFFh 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 Ak5 - кінцева адреса CS5; 5000h 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 An6 - початкова адреса CS6; 5FFFh 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 Ak6 - кінцева адреса CS6; 6000h 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 An7 - початкова адреса CS7; 6FFFh 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 Ak7 - кінцева адреса CS7; 7000h 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 An8 - початкова адреса CS8; 7FFFh 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Ak8 - кінцева адреса CS8; вибір адресні входи мікро- схеми 3.Опис визначення кількості мікросхем пам’яті в блоці Отже можна чітко побачити , що при побудові ЗП на 32768 байти(32768х8) на основі мікросхеми з організацією 4096х8 необхідно збільшити об’єм блоку пам’яті тобто необхідно паралельно під’єднати 8 мікросхем з організацією 4096х8. 4.Синтез схеми дешифратора адрес для блоку пам’яті Щоб вибрати відповідну мікросхему пам’яті, потрібно на її вхід cs подати сигнал низького рівня. А так як в мене треба одночасно збільшити розрядність і об’єм блоку пам’яті, то в мене для мікросхем одного ряду CS буде спільний а для іншого ряду буде спільним наступний CS. Логічниий вираз записуємо у вигляді: Отже, вигляд дешифратора буде такий: Cписок використаної літератури 1. Баранов В.В. и др. Полупроводниковые БИС запоминающих устройств. -М.: Радио и связь, 1987. 2. С.Т. Хвощ, Н.Н. Варлинский, Е.А. Попов, Микропроцессоры и микро-ЄВМ в системах автоматического управления: Справочник.-Л.: Машиностроение, 1987. 3. Б.А. Калабеков Цифровые устройства и многопроцессорные системы: Учебн.пособие .-М.: Горячая линия-Телеком, 2003.-336с. 4. Якубовский С.В. Аналоговые и цифровые интегральные схемы. -М.: Радио и связь

Розрахункова робота Архітектура комп'ютерів

user

25.03.2012 13:03-

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Маєш корисні навчальні матеріали, які припадають пилом на твоєму комп'ютері? Розрахункові, лабораторні, практичні чи контрольні роботи — завантажуй їх прямо зараз і одразу отримуй бали на свій рахунок! Заархівуй всі файли в один .zip (до 100 МБ) або завантажуй кожен файл окремо. Внесок у спільноту – це легкий спосіб допомогти іншим та отримати додаткові можливості на сайті. Твої старі роботи можуть приносити тобі нові нагороди!

поділитись