МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ „ЛЬВІВСЬКА ПОЛІТЕХНІКА” ІКТА Кафедра Захист інформації З В І Т До лабораторної роботи №2 з курсу: „ Компонентна база засобів технічного захисту інформації ” на тему: „ МЕТОДИ АНАЛІЗУ ТА СИНТЕЗУ КОМБІНАЦІЙНИХ СХЕМ. КОМБІНАЦІЙНІ СХЕМИ З ОДНИМ ВИХОДОМ ” Мета роботи: вивчення методів аналізу і синтезу комбінаційних логічних схем з одним виходом, оцінки їх апаратурної складності та швидкодії. Завдання Ознайомитися з основними відомостями. Визначити свій варіант логічної функції. Для цього необхідно номер варіанта (задає викладач) перевести в двійкову систему числення і підставити шість розрядів отриманого таким чином двійкового числа в Таблицю 2 (1 - молодший розряд). Наприклад, якщо задано номер варіанта 10, то в двійковій системі числення цей номер можна подати шестирозрядним числом 001010. Тобто в Таблицю 2 підставляємо значення:
(молодший розряд),
,
,
,
,
. Для свого варіанту логічної функції і для її заперечення знайти МДНФ. Представити функцію у всіх восьми нормальних формах. З отриманих в пункті 3 нормальних форм вибрати і записати ті операторні представлення функції, які можуть бути реалізовані на логічних елементах, заданих в Таблиці 3. На основі операторних представлень функції, вибраних в пункті 4, побудувати дві комбінаційні схеми: одну таку, яка має максимальну швидкодію (схема з кращим параметром Т), а другу схему - з мінімальним числом умовних корпусів, тобто з мінімальним значенням N. Всі мікросхеми в Таблиці 3 мають по 14 виводів. Схеми будувати з врахуванням того, що на їх входи можуть подаватися як прямі, так і інверсні значення вхідних змінних. Побудувати схеми для реалізації функції, заданої Таблицею 2, на дешифраторі і на мультиплексорі з двома адресними входами. При побудові схеми на мультиплексорі розглянути всі можливі варіанти попарного вилучення вхідних логічних змінних і вибрати той варіант, який дає комбінаційну схему меншої складності. Номер варіанту-1610 - 0100002 Таблиця істинності для даного варіанту № набору Х1 Х2 Х3 Х4 У  0 0 0 0 0 0  1 0 0 0 1 0  2 0 0 1 0 0  3 0 0 1 1 1  4 0 1 0 0 0  5 0 1 0 1 1  6 0 1 1 0 0  7 0 1 1 1 0  8 1 0 0 0 0  9 1 0 0 1 0  10 1 0 1 0 1  11 1 0 1 1 1  12 1 1 0 0 1  13 1 1 0 1 1  14 1 1 1 0 0  15 1 1 1 1 0   МДНФ даної функції і її заперечення, а також їх представлення у восьми нормальних формах:   1  1   1   1 1     1   1 1 1    1 1   1   1  1 1  1  

І/АБО
І-НЕ/І-НЕ
АБО/І-НЕ
АБО-НЕ/АБО
І/АБО-НЕ
І-НЕ/І
АБО/І
АБО-НЕ/АБО-НЕ
Обрахунок часу затримки форма І/АБО форма І/АБО-НЕ 3І, 4АБО 3І, 4АБО-НЕ Т=16+24=40 Відсутні елементи форма І-НЕ/І-НЕ форма І-НЕ/І 3І-НЕ, 4І-НЕ 3І-НЕ, 4І Т=20+24=44 Т=20+20=40 форма АБО/І-НЕ форма АБО/І 3АБО, 4І-НЕ 3АБО, 4І Відсутні елементи Відсутні елементи форма АБО-НЕ/АБО форма АБО-НЕ/АБО-НЕ 3АБО-НЕ, 4АБО 3АБО-НЕ, 4АБО-НЕ Відсутні елементи Відсутні елементи Всі можливі варіанти попарного вилучення вхідних логічних змінних, при побудові схеми на мультиплексорі.
 1    1 1   1   1     1  
 1    1 1   1   1     1  
 1    1 1   1   1     1  
 1    1 1   1   1     1  
 1    1 1   1   1     1  
 1    1 1   1   1     1  
Схема реалізації функції на дешифраторі / Часові діаграми роботи / Схема реалізації функції на мультиплексорі / Часові діаграми роботи / Висновок На даній лабораторній я ознайомився з основними відомостями. Для свого варіанту логічної функції і для її заперечення знайшов МДНФ і представив функцію у всіх восьми нормальних формах. Побудував схеми для реалізації функції на дешифраторі і на мультиплексорі з двома адресними входами. Проконтролював правильність функціонування схеми за допомогою моделювальника САПР, визначивши значення вихідних сигналів для всіх наборів значень вхідних змінних. Отримані часові діаграми роботи схеми.